

MOS

Metallo (detto Gate) (M)

Ossido (O)

Substrato (semiconduttore in silicio detto Bulk) (S)

Il campo elettrico nell'ossido è costante

Il potenziale nel substrato decresce a ritmo esponenziale dopo l'interfaccia O-S

Anche le concentrazioni di cariche cambiano:

- Le cariche mobili ($\rho_{inv} = -qn$) decrescono allontanandosi dall'interfaccia e dipendono positivamente dal potenziale
- Le cariche fisse ($\rho_d = q(p - N_A^-)$) crescono allontanandosi dall'interfaccia e dipendono negativamente dal potenziale. Queste cariche, in regione di svuotamento, sono in numero fisso e sono pari al valore di drogaggio (N_A)

CALCOLO Q_D :

La considerazione in regione di svuotamento ($V_G > V_{FB}$) è che le cariche fisse siano in numero molto maggiore rispetto a quelle mobili ($Q_D \gg Q_{INV}$) e che quindi queste ultime possano essere omesse dal calcolo di Q_D (quantità di carica fissa per unità d'area). Per questo calcolo si ipotizza anche che il valore di ρ_d sia nullo dopo la regione di svuotamento di dimensione W_D :

$$Q_D = -qN_A W_D$$

Concentrazione di carica costante → campo elettrico lineare (in questo caso decrescente) → potenziale quadratico

Tramite l'equazione del potenziale in zona di svuotamento ($\psi(z)$), si determina l'equazione relativa al potenziale all'interfaccia O-S ponendo $z = W_D$ ed ottenendo:

$$\psi(W_D) = \psi_s$$

Si trova quindi l'equazione relativa alla dimensione della zona di svuotamento (W_D).

Da qui si riprende l'equazione definita per Q_D e si sostituisce dentro quella di W_D :

$$Q_D = -\sqrt{2qN_A\psi_s\epsilon_{Si}}$$

CALCOLO ψ_s :

Se $V_G \gg V_{FB}$ allora si ha che la concentrazione di ρ_{inv} è molto alta e NON VALE più la considerazione fatta in precedenza $Q_D \gg Q_{INV}$.

Si ha quindi $Q_D \approx Q_{INV}$ e si dice che il substrato è in inversione.

Il passaggio da svuotamento ($Q_D \gg Q_{INV}$) ad inversione ($Q_D \approx Q_{INV}$) si ha quando:

$$n(\psi_s) = n_s = N_A$$

Da questa si ottiene il valore di ψ_s tramite l'equazione della distribuzione di $n(\psi)$:

$$n_s = \frac{n_i^2}{N_A} e^{\frac{\psi_s}{V_{th}}}$$

$$\psi_s = 2V_{th} \ln\left(\frac{N_A}{n_i}\right)$$

CALCOLO V_T :

La carica totale del substrato è pari a

$$Q_S = -C_{OX}(V_G - V_{FB} - \psi_s)$$

$$C_{OX} = \frac{\epsilon_{OX}}{T_{OX}}$$

Ricordando che ψ_s dipende da V_G poiché è proprio quest'ultima che fa variare la concentrazione di n (e quindi di ρ_{inv}) definendo in che zona si sta lavorando (*).

Essendo che la decrescita di ρ_{inv} è esponenziale man mano che ci si allontana dall'interfaccia O-S, si può ipotizzare $Q_D \gg Q_{INV}$ (come se si fosse in regione di svuotamento).

Di conseguenza si ha che la carica totale nel substrato (Q_S) è circa pari alla carica fissa (Q_D).

Si definisce il fattore

$$\gamma = \frac{\sqrt{2\epsilon_{Si}qN_A}}{C_{OX}}$$

Dall'equazione di Q_S si ottiene la tensione di soglia

$$V_T = V_G = V_{FB} + \psi_s + \gamma\sqrt{\psi_s}$$

MOSFET

E' un MOS con due terminali ai lati (Source (S) e Drain (D)) drogati in maniera opposta rispetto al substrato.

Il substrato prima detto S, viene detto Bulk (B).

Sono dette W la profondità del MOSFET ed L la lunghezza di canale (la minima distanza tra i terminali di S e D).

In condizioni tipiche $V_B = 0$ e $V_{SB} = 0$ e se $V_{DS} > 0$:

- Con $V_{GS} \leq V_{FB} \rightarrow I_{DS} = 0 \quad \forall V_{DS} \rightarrow$ MOSFET OFF
- Con $V_{FB} < V_{GS} < V_T \rightarrow$ zona svuotata su interfaccia O-B da S a D $\rightarrow I_{DS} = 0 \quad \forall V_{DS} \rightarrow$ MOSFET OFF
- Con $V_{GS} > V_T \rightarrow$ B invertito all'interfaccia e strato di e^- liberi tra S e D $\rightarrow I_{DS} = f(V_{DS}) \rightarrow$ MOSFET ON

EFFETTO VALVOLA:

I_{DS} dipende da V_{GS} per la proposizione (*).

Quindi con $V_{DS} = \text{cost}$ e $V_{GS} \uparrow \rightarrow I_{DS} \uparrow$

EFFETTO BODY:

Definita la tensione tra G e B che manda in inversione il canale come

$$V_{T_0} = V_{FB} + \psi_s + \gamma\sqrt{\psi_s}$$
$$\psi_s = 2\psi_F$$

$V_{GB} - V_{FB} - \psi_s$ rappresenta la caduta di tensione nell'ossido considerando un dispositivo MOS, ma se si è in presenza di un MOSFET si ha $V_{GB} = V_{GS} + V_{SB}$ (**).

Di conseguenza si ha che per il MOSFET la caduta di tensione nell'ossido è $V_{GS} + V_{SB} - V_{FB} - \psi_s$.

Si considera quindi la tensione riferita al S e si ha che $\psi'_s = \psi_s + V_{SB}$.

Dalle equazioni precedenti si ottiene che $Q_D = -\gamma C_{OX} \sqrt{\psi_s} \Rightarrow Q_D = -\gamma C_{OX} \sqrt{\psi'_s}$

Quindi se $V_{SB} \uparrow \Rightarrow \psi'_s \uparrow \Rightarrow Q_D \uparrow$.

Dalla definizione precedente si ottiene anche che $W_D = \sqrt{(2\epsilon_{Si}\psi'_s)/(qN_A)}$

La tensione di soglia riferita a B è

$$V_{GBT} = V_{FB} + \psi'_s + \gamma \sqrt{\psi'_s}$$

Per la (**) si ha quindi che

$$V_{GBT} - V_{SB} = V_{GST} = V_{T0} + \gamma(\sqrt{\psi'_s} - \sqrt{\psi_s})$$

Dove γ viene detto fattore di effetto body ($0,3 \div 0,5 \sqrt{V}$)

CARICA LIBERA DI CANALE:

In inversione ($V_{GS} > V_T$) si considera la condizione $Q_{INV} \approx Q_D$ (all'interfaccia O-B) ed essendo che Q_{INV} è dipendente da $\rho_{inv} = -qn$, ed $n_s = \frac{n_i^2}{N_A} e^{\frac{\psi_s}{V_{th}}}$ si ha che se $\psi_s \uparrow \Rightarrow Q_{INV} \uparrow$.

Si arriva al punto per il quale ψ_s non può variare più di tanto

$$V_{GB} - V_{FB} - \psi_s = -\frac{Q_S}{C_{OX}} = -\frac{Q_{INV} + Q_D}{C_{OX}} = -\frac{Q_{INV}}{C_{OX}} + \gamma \sqrt{\psi_s}$$

Valutando $V_{SB} = 0$ si ha $V_{GB} = V_{GS} + V_{SB} = V_{GS}$ e quindi

$$V_{GS} = V_{FB} + \psi_s + \gamma \sqrt{\psi_s} - \frac{Q_{INV}}{C_{OX}} = V_{T0} - \frac{Q_{INV}}{C_{OX}}$$

Attraverso la quale si ottiene che

$$Q_{INV} = -C_{OX}(V_{GS} - V_{T0})$$

Oppure, se $V_{SB} > 0$, si ha

$$Q_{INV} = -C_{OX}(V_{GS} - V_T)$$

MODELLO DELLA CORRENTE:

Se $V_{GS} < V_T \Rightarrow I_{DS} = 0$ e MOSFET OFF

Se $V_{GS} \geq V_T \Rightarrow I_{DS} > 0$ e MOSFET ON

Se, oltre alla condizione di $V_{GS} \geq V_T$ si aggiunge il fatto di avere $V_{DS} > 0$ si ha che ψ_s non è costante lungo tutta l'interfaccia O-B, ma cambia e dipende da $x \in [0, L]$.

Si ha quindi $\psi_s = \psi_s''(x) = \psi_s' + V(x)$ con $V(x=0) = 0$ e $V(x=L) = V_{DS}$.

Supponendo che la quantità di carica ρ_D non dipenda da $V(x)$ e che sia quindi $Q_D \approx -\gamma C_{OX} \sqrt{\psi_s'}$.

Seguendo i passaggi svolti per calcolare Q_{INV} , utilizzando però la definizione di ψ_s'' , si ottiene

$$Q_{INV} = -C_{OX}(V_{GS} - V_T - V(x)) (***)$$

Ricordando che Q_{INV} è la densità di carica per unità d'area, si può esprimere la densità di corrente per unità d'area come

$$J_{DS} = \frac{I_{DS}}{W} = -Q_{INV}(x)v(x)$$

Dove $v(x) = -\mu_n E(x) = \mu_n \frac{dV(x)}{dx}$ è la velocità degli e^- (cariche libere di canale) ed I_{DS} è definita come corrente per unità di lunghezza.

$$I_{DS} = -W Q_{INV}(x) \mu_n \frac{dV(x)}{dx} = W C_{OX} (V_{GS} - V_T - V(x)) \mu_n \frac{dV(x)}{dx}$$

Si definisce la conducibilità intrinseca del MOSFET $\beta_n' = \mu_n C_{OX}$ (dipende solo da T_{OX} e non dalle dimensioni).

Per ottenere l'equazione della corrente

$$\begin{aligned} \int_0^L I_{DS} dx &= W \beta_n' \int_0^L (V_{GS} - V_T - V(x)) \frac{dV(x)}{dx} dx = W \beta_n' \int_0^{V_{DS}} (V_{GS} - V_T - V(x)) dV \\ &\downarrow \\ I_{DS} L &= W \beta_n' \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \\ &\downarrow \\ I_{DS} &= \beta_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \end{aligned}$$

Dove $\beta_n = \beta_n' S$ è la conducibilità del MOSFET ed $S = \frac{W}{L}$ è il suo fattore di forma.

Si nota che il massimo di I_{DS} si ha per $V_{DS} = V_{GS} - V_T$.

In tale condizione, la (***) diventa

$$Q_{INV}(L) = -C_{OX}(V_{GS} - V_T - V_{DS}) = -C_{OX}(V_{GS} - V_T - (V_{GS} - V_T)) = 0$$

Bisogna quindi effettuare delle considerazioni sul modello della corrente appena calcolato.

In particolare si ha:

$$I_{DS} = \beta_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad V_{DS} \leq V_{GS} - V_T$$

Definita come regione di TRIODO.

Per $V_{DS} \geq V_{GS} - V_T$ il canale si strozza vicino al D e si dice che è in pinch-off. In questa condizione, le cariche libere sono molto poche vicino al D, ma sono soggette ad un campo elettrico molto elevato che fa sì che riescano comunque a transitare verso S (velocità molto alte delle cariche libere).

Il risultato è che la corrente rimane pressoché invariata al valore

$$I_{DS} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 \quad V_{DS} \geq V_{GS} - V_T$$

Definita come regione di SATURAZIONE.

MODELLIZZAZIONE DI LUNGHEZZA DI CANALE:

Se $V_{DS} \geq V_{GS} - V_T$ e $V_{DS} \uparrow$, il punto di pinch-off si sposta sempre più verso il S facendo sì che il canale si restringa passando da L ad $L' = L - \Delta L$.

Applicando il modello appena derivato (mantenendo l'ipotesi di variazione graduale della tensione di canale con il potenziale $V(x)$), si ottiene che

$$I_{DS} = \begin{cases} \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right] (1 + \lambda V_{DS}) & V_{DS} \leq V_{GS} - V_T \quad \text{TRIODO} \\ \frac{\beta_n}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) & V_{DS} \geq V_{GS} - V_T \quad \text{SATURAZIONE} \end{cases}$$

Dove si è introdotto il fattore di modulazione di lunghezza di canale $\lambda \left[\frac{1}{V} \right]$.

P-MOSFET:

Per quanto riguarda il p-MOSFET (substrato n-Si), valgono tutti i ragionamenti fatti per l'n-MOSFET, con l'unica differenza che le tensioni sono opposte:

$$\begin{cases} V_{GB} > V_{FB} & \Rightarrow \text{accumulazione} \\ V_T < V_{GB} < V_{FB} & \Rightarrow \text{svuotamento} \\ V_{GB} < V_T & \Rightarrow \text{inversione} \end{cases}$$

ricordando anche che la concentrazione di atomi di drogaggio è indicata come N_D .

Densità di carica fissa: $\rho_d = qN_D$

Quantità di carica per unità d'area: $Q_D = \rho_d W_D$

Fattore di effetto body: $\gamma = \frac{\sqrt{2\epsilon_{Si}qN_D}}{C_{OX}}$

Carica totale nel substrato: $Q_S \approx Q_D = \sqrt{2\epsilon_{Si}qN_D\psi_s} = \gamma C_{OX} \sqrt{\psi_s}$

Potenziale all'interfaccia: $\psi_s = -2\psi_F < 0$

Tensione di soglia: $V_{T0} = V_{FB} + \psi_s + \gamma \sqrt{|\psi_s|} < 0$

Effetto body: $\psi'_s = \psi_s + V_{SB}$ con $V_{SB} < 0 \Rightarrow V_T = V_{T0} - \gamma(\sqrt{|\psi'_s|} - \sqrt{|\psi_s|}) \Rightarrow V_T \downarrow$ se $\psi_s \uparrow$

Fattore di forma: $S = \frac{W}{L}$

Conducibilità intrinseca p-MOSFET: $\beta'_p = \mu_p C_{OX}$

Conducibilità del p-MOSFET: $\beta_p = \beta'_p S$

Funzionamento:

- $V_{GS} > V_T \Rightarrow$ p-MOSFET OFF
- $V_{GS} < V_T \Rightarrow$ p-MOSFET ON
 - o $V_{DS} > V_{GS} - V_T \Rightarrow I_{SD} = \beta_p [(V_{GS} - V_T)V_{DS} - V_{DS}^2/2](1 - \lambda V_{DS}) \Rightarrow$ TRIODO
 - o $V_{DS} \leq V_{GS} - V_T \Rightarrow I_{SD} = \beta_p/2 (V_{GS} - V_T)^2 (1 - \lambda V_{DS}) \Rightarrow$ SATURAZIONE

EFFETTI REATTIVI DEL MOSFET:

Per i seguenti calcoli si considera un n-MOSFET.

Ci sono 2 tipi di effetti reattivi nei MOSFET, che sono dovuti a delle capacità differenziali che dipendono dal relativo punto di lavoro:

- 1) Effetti reattivi intrinseci dovuti al fatto che c'è un condensatore MOS ed alla carica indotta nel substrato tramite il gate:

- a. MOSFET ON $\rightarrow Q_{INV}(x) = -C_{OX}(V_{GS} - V_T - V(x))$ quantità di carica di canale per unità d'area
 $\rightarrow Q_D$ è praticamente costante e non introduce effetti reattivi

- i. Regione TRIODO $\rightarrow$ si considera $V(x) = V_{DS} \frac{x}{L}$ e resistività canale costante lungo il canale.

La carica di canale è:

$$|Q_{CH}| = W \int_0^L |Q_{INV}| dx = W \int_0^L C_{OX} \left(V_{GS} - V_T - V_{DS} \frac{x}{L} \right) dx = WC_{OX}L \left(V_{GS} - V_T - \frac{V_{DS}}{2} \right)$$
$$\Downarrow$$
$$|Q_{CH}| = WC_{OX}L \left(V_{GS} - V_T - \frac{V_{DG} + V_{GS}}{2} \right) = WC_{OX}L \left(\frac{V_{GS}}{2} + \frac{V_{GD}}{2} - V_T \right)$$

Le capacità differenziali tra G - D e G - S in triodo sono:

$$C_{GSc} = \frac{\partial |Q_{CH}|}{\partial V_{GS}} = \frac{1}{2} WLC_{OX}$$
$$C_{GDc} = \frac{\partial |Q_{CH}|}{\partial V_{GD}} = \frac{1}{2} WLC_{OX}$$

- ii. Regione SATURAZIONE $\rightarrow$ si considera $V(x) = V_{DS} \left(\frac{x}{L} \right)^2$ e $V_{DS} = V_{GS} - V_T$.

La carica di canale è:

$$|Q_{CH}| = W \int_0^L |Q_{INV}| dx = W \int_0^L C_{OX} \left(V_{GS} - V_T - V_{DS} \left(\frac{x}{L} \right)^2 \right) dx = \frac{2}{3} WC_{OX}L(V_{GS} - V_T)$$

Le capacità differenziali tra G-D e G-S in saturazione sono:

$$C_{GSc} = \frac{\partial |Q_{CH}|}{\partial V_{GS}} = \frac{2}{3} WLC_{OX}$$
$$C_{GDc} = \frac{\partial |Q_{CH}|}{\partial V_{GD}} = 0$$

- b. MOSFET OFF $\rightarrow Q_D(x) = -\gamma C_{OX} \sqrt{\psi_s}$ quantità di carica fissa per unità d'area
 $\rightarrow$ le giunzioni S-B e D-B isolano S e D da B
 $\rightarrow \psi_s$ è la caduta di tensione totale nel substrato che dipende solo da V_{GB}

Le capacità differenziali sono:

$$C_{GB} = WL \frac{\partial |Q_D|}{\partial V_{GB}} \approx WLC_{OX}$$
$$C_{GSD} = \frac{\partial |Q_D|}{\partial V_{GS}} = 0$$
$$C_{GDD} = \frac{\partial |Q_D|}{\partial V_{GD}} = 0$$

Tabella riassuntiva:

REGIONE	C_{GS}	C_{GD}	C_{GB}
OFF	0	0	WLC_{OX}
TRIO	$\frac{1}{2}WLC_{OX}$	$\frac{1}{2}WLC_{OX}$	0
SATURAZIONE	$\frac{2}{3}WLC_{OX}$	0	0

2) Effetti reattivi parassiti dovuti alla non idealità della struttura ed agli effetti di bordo:

- a. Capacità di overlap dovute al fatto che l'ossido (di lunghezza L_d) si sovrappone ai terminali S e D (lunghe entrambi L_s) di una quantità x_d uguale da entrambe le parti. Questa sovrapposizione crea delle capacità tra G ed i terminali S e D.

La capacità appena citata è da sommarsi a quella di fringing, dovuta all'effetto di bordo del campo elettrico che crea, tramite l'aria, le capacità tra il terminale G e quelli di S e D.

La capacità totale parassita dovuta da non idealità e da effetti di bordo è quindi:

$$C_{GS_0} = C_{overlap} + C_{fringing} = x_d C_{OX} + C_{fr} \left[\frac{F}{m} \right]$$

Le capacità parassite tra i terminali (indipendenti dalle tensioni) sono:

$$C_{GSP} = C_{GDP} = WC_{GS_0}$$

- b. Capacità di giunzione dovuta al fatto che le giunzioni S-B e D-B sono in polarizzazione inversa:

$$C_J = C_{J_0} \frac{1}{\sqrt{1 + \frac{|V_{SB}|}{\phi_J}}} \left[\frac{F}{m^2} \right]$$

Dove ϕ_J è il potenziale di built-in e C_{J_0} è la capacità di giunzione all'equilibrio.

Le capacità tra i terminali dovute alle giunzioni in inversa sono:

$$C_{SB} = C_{DB} = WL_s C_J$$

In generale le capacità del MOSFET sono le seguenti:

$$\begin{cases} C_{GS} = C_{GSC} + C_{GSP} & (\text{dipende dal punto di lavoro}) \\ C_{GD} = C_{GDC} + C_{GDP} & (\text{dipende dal punto di lavoro}) \\ C_{GB} & (\text{dipende dal punto di lavoro}) \\ C_{SB} = C_{DB} = WL_s C_J & (\text{NON dipende dal punto di lavoro}) \end{cases}$$

Molta importanza hanno le capacità viste dal gate nei vari punti di lavoro:

$$C_G = C_{GS} + C_{GD} + C_{GB} = C_{GSC} + C_{GSP} + C_{GDC} + C_{GDP} + C_{GB} = \begin{cases} WLC_{OX} + 2WC_{GS_0} & \text{OFF e TRIO} \\ \frac{2}{3}WLC_{OX} + 2WC_{GS_0} & \text{SATURAZIONE} \end{cases}$$

AMPLIFICATORE A SOURCE COMUNE:

Questo amplificatore prevede che ci sia una tensione di ingresso (V_{IN}) tra G ed S e che quest'ultimo sia riferimento di tensione per G e D (la cui tensione è anche quella di uscita V_{OUT}).

La tensione di alimentazione è V_{DD} ed è collegata ad una resistenza R_D collegata a sua volta a D.

Studiando i vari punti di lavoro:

- MOSFET OFF $\rightarrow I_{DS} = 0 \rightarrow V_{IN} = V_{GS} < V_T \rightarrow V_{OUT} = V_{DS} = V_{DD}$
- MOSFET SATURAZIONE $\rightarrow V_{IN} = V_{GS} > V_T$, $V_{OUT} = V_{DS} > V_{GS} - V_T = V_{IN} - V_T$

$$\downarrow$$
$$V_{OUT} = V_{DD} - R_D I_{DS} = V_{DD} - R_D \frac{\beta_n}{2} (V_{IN} - V_T)^2$$

- MOSFET TRIODO $\rightarrow V_{IN} = V_{GS} > V_T$, $V_{OUT} = V_{DS} < V_{GS} - V_T = V_{IN} - V_T$

$$\downarrow$$
$$V_{OUT} = V_{DD} - R_D I_{DS} = V_{DD} - R_D \beta_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= V_{DD} - R_D \beta_n \left[(V_{IN} - V_T) V_{OUT} - \frac{V_{OUT}^2}{2} \right]$$
$$\downarrow$$

legge quadratica che ha solo una soluzione possibile

L'applicazione digitale consiste nella porta NOT che prevede l'utilizzo di tale schema in regione OFF o TRIODO.

CONNESSIONE A DIODO:

La connessione a diodo prevede che $V_{GS} = V_{DS}$ rendendo possibile il funzionamento nella sola regione di saturazione ($V_{DS} \geq V_{GS} - V_T$).

Per il resto lo schema è uguale a quello appena descritto.

Il MOSFET è ON se $V_{GS} = V_{DS} > V_T$ e si ha:

$$V_{DS} = V_{DD} - R_D I_{DS} = V_{DD} - R_D \frac{\beta_n}{2} (V_{DS} - V_T)^2$$

SPECCHIO DI CORRENTE:

Lo specchio di corrente con n-MOSFET prevede che il transistor di sinistra sia connesso a diodo come nella configurazione appena descritta, mentre quello di destra ha il terminale D (nodo di V_{OUT}) connesso ad una rete esterna dove scorre la I_{OUT} .

I due terminali di gate sono connessi insieme in maniera tale da avere $V_{GS_1} = V_{GS_2} = V_{GS}$.

Nel MOSFET di sinistra (ON se in SATURAZIONE, altrimenti OFF) scorre la I_{ref} , corrente che sarà specchiata sul lato destro.

Con l'ipotesi che i due transistor siano identici si impone che, per funzionare, lo specchio di corrente necessiti che il MOSFET di sinistra sia anch'esso in regione di saturazione:

$$I_{OUT} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 = I_{DS_1} = I_{ref} , \quad V_{OUT} > V_{GS} - V_T$$

INVERTER CMOS

L'inverte CMOS prevede l'utilizzo combinato di un p-MOSFET (M_p) (collegato tramite S all'alimentazione V_{DD}) e di un n-MOSFET (M_n) (collegato a massa tramite S).

Il terminale D è dunque in comune ad entrambi i transistor e definisce la tensione V_{OUT} .

Il gate è altresì in comune ed è collegato alla tensione di ingresso V_{IN} .

Ricordando che $V_{T_n} > 0$ e $V_{T_p} < 0$, come ultima caratteristica si ha che $I_{DS_n} = I_{SD_p}$.

Si presentano queste varie condizioni di funzionamento:

- M_n OFF $\rightarrow I_{DS_n} = I_{SD_p} = 0 \rightarrow V_{SD_p} = 0 \rightarrow M_p$ TRIODO $\rightarrow V_{OUT} = V_{DD}$
- M_p OFF $\rightarrow I_{DS_n} = I_{SD_p} = 0 \rightarrow V_{DS_n} = 0 \rightarrow M_n$ TRIODO $\rightarrow V_{OUT} = 0$
- M_n, M_p SATURAZIONE $\rightarrow I_{DS_n} = \frac{\beta_n}{2}(V_{GS_n} - V_{T_n})^2 = \frac{\beta_p}{2}(V_{GS_p} - V_{T_p})^2 = I_{SD_p}$

$$\Downarrow$$

$$\frac{\beta_n}{2}(V_{IN} - V_{T_n})^2 = \frac{\beta_p}{2}(V_{IN} - V_{DD} - V_{T_p})^2$$

$$\Downarrow$$

$$V_{IN} = \frac{V_{T_n} + \sqrt{\frac{\beta_p}{\beta_n}}(V_{DD} + V_{T_p})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}} = V_{LT}$$

In questa condizione (entrambi i transistor saturi), quindi, $V_{IN} = V_{LT} \forall V_{OUT}$. V_{LT} è detta tensione di soglia logica.

- M_n SATURAZIONE, M_p TRIODO $\rightarrow I_{DS_n} = \frac{\beta_n}{2}(V_{GS_n} - V_{T_n})^2 = \beta_p \left[(V_{GS_p} - V_{T_p})V_{DS_p} - \frac{V_{DS_p}^2}{2} \right] = I_{SD_p}$

$$\Downarrow$$

$$\frac{\beta_n}{2}(V_{IN} - V_{T_n})^2 = \beta_p \left[(V_{IN} - V_{DD} - V_{T_p})(V_{OUT} - V_{DD}) - \frac{(V_{OUT} - V_{DD})^2}{2} \right]$$

Relazione quadratica tra V_{IN} e V_{OUT} .

- M_n TRIODO, M_p SATURAZIONE $\rightarrow I_{DS_n} = \beta_n \left[(V_{GS_n} - V_{T_n})V_{DS_n} - \frac{V_{DS_n}^2}{2} \right] = \frac{\beta_p}{2}(V_{GS_p} - V_{T_p})^2 = I_{SD_p}$

$$\Downarrow$$

$$\beta_n \left[(V_{IN} - V_{T_n})V_{OUT} - \frac{V_{OUT}^2}{2} \right] = \frac{\beta_p}{2}(V_{IN} - V_{DD} - V_{T_p})^2$$

Relazione quadratica tra V_{IN} e V_{OUT} .

Tabella riassuntiva della **caratteristica statica**:

		REGIONI M_n		
		OFF	SATURAZIONE	TRIODO
REGIONI M_p	OFF	X	X	$\begin{cases} V_{IN} > V_{DD} + V_{T_p} \text{ ⑤} \\ V_{OUT} = 0 \end{cases}$
	SATURAZIONE	X	$\begin{cases} V_{IN} = V_{LT} \\ V_{IN} - V_{T_n} < V_{OUT} < V_{IN} - V_{T_p} \text{ ③} \end{cases}$	$\begin{cases} V_{LT} < V_{IN} < V_{DD} + V_{T_p} \text{ ④} \\ V_{OUT}^2 \propto V_{IN} \end{cases}$
	TRIODO	$\begin{cases} V_{IN} < V_{T_n} \text{ ①} \\ V_{OUT} = V_{DD} \end{cases}$	$\begin{cases} V_{T_n} < V_{IN} < V_{LT} \text{ ②} \\ V_{OUT}^2 \propto V_{IN} \end{cases}$	X

Si definiscono anche i valeri livelli di tensione logici:

- Relativi all'output (tensioni dette nominali)
 - $V_{OH} = V_{DD} = f(V_{OL})$
 - $V_{OL} = 0 \text{ V} = f(V_{OH}) = f^{-1}(V_{OH})$
- Relativi all'input
 - $V_{ILMAX} = V_{IN} \in \textcircled{2} \mid \frac{\partial V_{OUT}}{\partial V_{IN}} = -1$
 - $V_{IHMIN} = V_{IN} \in \textcircled{4} \mid \frac{\partial V_{OUT}}{\partial V_{IN}} = -1$

Considerando l'effetto di modulazione di lunghezza di canale ($\lambda \neq 0$) si ha che il guadagno di tensione A_V , per $V_{IN} = V_{LT}$, è più basso rispetto al caso ideale, dove $A_V \rightarrow \infty$.

DIMENSIONAMENTO MOSFET:

Tipicamente si vuole che sia $V_{Tn} = |V_{Tp}| = V_T$ e $V_{LT} = \frac{V_{DD}}{2} \rightarrow \beta_n = \beta_p$.

Questa condizione implica che sia $S_p = \frac{\beta'_n}{\beta'_p} S_n$.

Se si considera la lunghezza di canale minima come comune ($L_n = L_p = L_{min}$) $\rightarrow W_p = \frac{\beta'_n}{\beta'_p} W_n$.

Essendo che $\beta_p = \mu_p C_{OX}$ e $\beta_n = \mu_n C_{OX}$ e che $\mu_n = 2\mu_p \rightarrow W_n = 2W_p \rightarrow$ p-MOSFET largo il doppio di n-MOSFET.

TEMPI DI COMMUTAZIONE:

Ipotizzando transizioni istantanee dell'ingresso, trascurando l'effetto di modulazione di lunghezza di canale e considerando una sola capacità come carico sull'uscita dell'inverter (C_L), si vogliono studiare i transitori di discesa e di salita di V_{OUT} :

- TRANSITORIO DI DISCESA

Si considera come ingresso un fronte di salita $\rightarrow V_{IN}(t = 0^-) = 0 \text{ V}$ e $V_{IN}(t = 0^+) = V_{DD}$.

Per $t = 0^- \rightarrow M_n \text{ OFF} \rightarrow V_{OUT} = V_{DD} \rightarrow C_L$ si carica fino a $V_{CL} = V_{DD}$

Per $t = 0^+ \rightarrow M_n \text{ ON e } M_p \text{ OFF} \rightarrow C_L$ si scarica attraverso M_n tramite la corrente I_n
 $\rightarrow V_{DSn} = V_{OUT} = V_{DD} > V_{GS} - V_{Tn} = V_{IN} - V_{Tn} \rightarrow M_n \text{ SATURAZIONE}$
 $\rightarrow I_n = -C_L \frac{dV_{OUT}}{dt} = \frac{\beta_n}{2} (V_{IN} - V_{Tn})^2 = \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 \quad (* 4)$
 $\rightarrow$ finché M_n è saturo, C_L si scarica a corrente costante

Si definisce il t_{SAT} come il tempo impiegato dal n-MOSFET per uscire dalla regione di saturazione. Integrando entrambi i membri della (* 4):

$$\int_0^{t_{SAT}} \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 dt = -C_L \int_0^{t_{SAT}} \frac{dV_{OUT}}{dt} dt \rightarrow \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 \int_0^{t_{SAT}} dt = -C_L \int_{V_{OUT}(t=0)}^{V_{OUT}(t=t_{SAT})} dV_{OUT}$$

$$\Downarrow$$

$$\frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 t_{SAT} = -C_L \int_{V_{DD}}^{V_{DD}-V_{Tn}} dV_{OUT} \rightarrow \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 t_{SAT} = C_L V_{Tn}$$

$$\Downarrow$$

$$t_{SAT} = \frac{2C_L V_{Tn}}{\beta_n (V_{DD} - V_{Tn})^2}$$

Per $t > t_{SAT}$ si ha che M_n è in regione triodo e che la $I_{DS_n} = I_n$ non è più costante:

$$I_n = -C_L \frac{dV_{OUT}}{dt} = \beta_n \left[(V_{DD} - V_{T_n})V_{OUT} - \frac{V_{OUT}^2}{2} \right] \Rightarrow \frac{\beta_n}{2C_L} dt = -\frac{dV_{OUT}}{2(V_{DD} - V_{T_n})V_{OUT} - V_{OUT}^2}$$

Definendo $V_\alpha = 2(V_{DD} - V_{T_n})$, $t_{TR} = t_f - t_{SAT}$ come il tempo nel quale M_n è in triodo e t_f come il tempo per il quale il transitorio di scarica è concluso ($V_{OUT}(t = t_f) = V_{OLMAX}$ tensione massima di uscita considerabile come uno 0 logico), si ha:

$$\begin{aligned} \frac{\beta_n}{2C_L} dt &= -\frac{dV_{OUT}}{V_\alpha V_{OUT} - V_{OUT}^2} = -\frac{dV_{OUT}}{V_\alpha} \left(\frac{1}{V_{OUT}} + \frac{1}{V_\alpha - V_{OUT}} \right) \\ \int_{t_{SAT}}^{t_f} \frac{\beta_n}{2C_L} dt &= \int_{t_{SAT}}^{t_f} -\frac{dV_{OUT}}{V_\alpha} \left(\frac{1}{V_{OUT}} + \frac{1}{V_\alpha - V_{OUT}} \right) dt = -\frac{1}{V_\alpha} \int_{V_{DD}-V_{T_n}}^{V_{OLMAX}} \left(\frac{1}{V_{OUT}} + \frac{1}{V_\alpha - V_{OUT}} \right) dV_{OUT} \\ &\Downarrow \\ \frac{\beta_n}{2C_L} t_{TR} &= \frac{1}{V_\alpha} \ln \left(\frac{V_\alpha - V_{OLMAX}}{V_{OLMAX}} \right) \\ &\Downarrow \\ t_{TR} &= \frac{C_L}{\beta_n(V_{DD} - V_{T_n})} \ln \left(\frac{2(V_{DD} - V_{T_n}) - V_{OLMAX}}{V_{OLMAX}} \right) \end{aligned}$$

Di conseguenza:

$$t_f = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_n(V_{DD} - V_{T_n})} \left[\frac{V_{T_n}}{V_{DD} - V_{T_n}} + \frac{1}{2} \ln \left(\frac{2(V_{DD} - V_{T_n}) - V_{OLMAX}}{V_{OLMAX}} \right) \right]$$

Con decrescita lineare di V_{OUT} per $t < t_{SAT}$ e poi logaritmica per $t_{SAT} < t < t_f$.

- TRANSITORIO DI SALITA

Si considera come ingresso un fronte di discesa $\rightarrow V_{IN}(t = 0^-) = V_{DD}$ e $V_{IN}(t = 0^+) = 0 V$.

I ragionamenti ed i calcoli svolti per il transitorio di discesa sono analoghi ($M_n OFF$ e $M_p ON$) e quindi, definendo V_{OHMIN} come la tensione per la quale si considera concluso il transitorio di carica di C_L (nonché la tensione minima di uscita considerabile come un 1 logico), si ha:

$$t_r = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_p(V_{DD} + V_{T_p})} \left[-\frac{V_{T_p}}{V_{DD} + V_{T_p}} + \frac{1}{2} \ln \left(\frac{2(V_{DD} + V_{T_p}) - (V_{DD} - V_{OHMIN})}{V_{DD} - V_{OHMIN}} \right) \right]$$

Essendo che V_{OUT} non potrà mai arrivare a valori di tensione pari a quelli di alimentazione o massa, i tempi di transizione vengono considerati conclusi quando la tensione raggiunge il 90% dell'escursione massima:

$$\begin{cases} V_{OHMIN} = 0,9 V_{DD} \\ V_{OLMAX} = 0,1 V_{DD} \end{cases}$$

Per semplificare la formula dei tempi di commutazione, si definisce la funzione:

$$F(r) = \frac{1}{1-r} \left[\frac{r}{1-r} + \frac{1}{2} \ln(19 - 20r) \right]$$

$$\begin{cases} t_f = \frac{2C_L}{\beta_n V_{DD}} F\left(\frac{V_{T_n}}{V_{DD}}\right) & \text{tempo di discesa} \\ t_r = \frac{2C_L}{\beta_p V_{DD}} F\left(\frac{|V_{T_p}|}{V_{DD}}\right) & \text{tempo di salita} \end{cases}$$

I tempi di commutazione visti fino ad adesso sono relativi alla sola uscita.

Per studiare il comportamento dell'uscita a fronte di un determinato ingresso si usano i tempi di propagazione:

- t_{pr} è il tempo di propagazione in salita
- t_{pf} è il tempo di propagazione in discesa

Questi due tempi sono gli intervalli che intercorrono da quando V_{IN} è al 50% del suo range fino a quando V_{OUT} è al 50% del suo range.

Considerando $V_{Tn} = |V_{Tp}| = V_T$, $t_{pf} = t_{pr}$ e $t_f = t_r$ si ottiene il tempo di propagazione:

$$t_p = \frac{t_f + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Notando che se $r = \text{cost} \rightarrow F(r) = \text{cost} \rightarrow t_p \propto \frac{1}{V_{DD}} \rightarrow$ per far sì che $t_p \downarrow \rightarrow V_T \downarrow, \beta_n \uparrow, \beta_p \uparrow$.

CONSUMO DI POTENZA:

Se viene considerata la potenza statica (caratterizzata da ingressi costanti e privi di commutazioni) $\rightarrow P = 0$.

Questo dal punto di vista teorico, ma da quello pratico intervengono le non idealità del MOSFET che portano:

- Correnti di sottosoglia (correnti che si presentano anche per $V_G < V_T$) $\rightarrow I_{OFF} > 0$
- Correnti inverse di giunzione $\rightarrow I_S > 0$
- Correnti di leakage (dovute all'ossido molto sottile) $\rightarrow$ correnti di perdita nel gate $\rightarrow I_G \neq 0$

Per quanto riguarda la potenza dinamica (caratterizzata da ingressi che commutano) $\rightarrow P \neq 0$

$$E = \int_0^\infty V_{DD} I_{DD}(t) dt = \int_0^\infty V_{DD} C_L \frac{dV_{OUT}}{dt} dt = V_{DD} C_L \int_{V_{OL}}^{V_{OH}} dV_{OUT} = V_{DD} C_L V_{swing}$$

Definendo $f_{0 \rightarrow 1}$ come la frequenza media di commutazioni $0 \rightarrow 1$ e $V_{swing} = V_{DD}$, si ha:

$$P_{din} = E f_{0 \rightarrow 1} = C_L V_{DD}^2 f_{0 \rightarrow 1}$$

Che è una potenza dinamica media.

INGRESSI GRADUALI:

Nel concreto gli ingressi non sono mai istantanei, e questo produce una corrente di cortocircuito I_{SHORT} che si presenta durante t_r e t_f poiché in questi intervalli si ha $V_{Tn} < V_{IN} < V_{DD} + V_{Tp}$ e quindi M_n ON ed M_p ON.

La non istantaneità di un ingresso è molto rilevante quando si ha un inverter pilotato da uno a monte (che quindi genera un'uscita graduale).

Dallo schema dell'inverter con carico C_L , quando $V_{Tn} < V_{IN} < V_{DD} + V_{Tp}$, si ha:

$$I_{SDp} - I_{DSn} = C_L \frac{dV_{OUT}}{dt}$$

Il caso peggiore si ha quando C_L è molto piccola poiché fa sì che $I_{CL} \approx 0 \rightarrow I_{SDp} \approx I_{DSn} \approx I_{SHORT}$.

Si definisce I_{PEAK} come il valore massimo raggiunto da I_{SHORT} .

Per calcolare la potenza di cortocircuito si considerano:

$$\begin{cases} V_{Tn} < V_{IN} < V_{LT} & t_1 < t < t_2 \\ V_{IN} = V_{LT} & t = t_2 \\ V_{LT} < V_{IN} < V_{DD} + V_{Tp} & t_2 < t < t_3 \end{cases}$$

Con le solite ipotesi di $V_{Tn} = |V_{Tp}| = V_T$, $\beta_n = \beta_p$, $\lambda = 0$, si ha:

$$E_{SHORT} = \int_{t_1}^{t_3} V_{DD} I_{SHORT}(t) dt = \int_{t_1}^{t_2} V_{DD} I_{DSn}(t) dt + \int_{t_2}^{t_3} V_{DD} I_{SDp}(t) dt = 2V_{DD} \int_{t_1}^{t_2} I_{DSn}(t) dt$$

Essendo che per $t_1 < t < t_2 \rightarrow M_n$ SATURAZIONE:

$$E_{SHORT} = 2V_{DD} \int_{t_1}^{t_2} \frac{\beta_n}{2} (V_{IN} - V_T)^2 dt = V_{DD} \beta_n \int_{t_1}^{t_2} (V_{IN} - V_T)^2 dt$$

Dato che V_{IN} è la V_{OUT} dell'inverter a monte, essa cresce linearmente da 0 a V_{DD} nell'intervallo da 0 a t_r :

$$V_{IN}(t) = V_{DD} \frac{t}{t_r} \Rightarrow t_1 = t_r \frac{V_{Tn}}{V_{DD}} \quad t_2 = t_r \frac{V_{LT}}{V_{DD}} = \frac{t_r}{2}$$

↓

$$E_{SHORT} = V_{DD} \beta_n \int_{t_r \frac{V_{Tn}}{V_{DD}}}^{\frac{t_r}{2}} (V_{IN} - V_T)^2 dt = \frac{\beta_n t_r}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

↓

$$E_{SHORT_r} = \frac{\beta_n t_r}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

$$E_{SHORT_f} = \frac{\beta_n t_f}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

Dato che $I_{SHORT} = I_{PEAK}$ @ $V_{IN} = V_{LT}$:

$$I_{PEAK} = \frac{\beta_n}{2} (V_{LT} - V_T)^2 = \frac{\beta_n}{2} \left(\frac{V_{DD}}{2} - V_T \right)^2$$

Da cui:

$$E_{SHORT_r} = \frac{2}{3} t_r I_{PEAK} \left(\frac{V_{DD}}{2} - V_T \right)$$

$$E_{SHORT_f} = \frac{2}{3} t_f I_{PEAK} \left(\frac{V_{DD}}{2} - V_T \right)$$

Per un ingresso che esegue un ciclo completo (V_{IN} da 0 a V_{DD} e da V_{DD} a 0) con frequenza di commutazione f :

$$P_{SHORT} = (E_{SHORT_r} + E_{SHORT_f}) f = \frac{2}{3} (t_r + t_f) I_{PEAK} \left(\frac{V_{DD}}{2} - V_T \right) f$$

Se si ha il tempo di commutazione $t_c = t_r = t_f$:

$$P_{SHORT} = \frac{4}{3} t_c I_{PEAK} \left(\frac{V_{DD}}{2} - V_T \right) f$$

Il caso migliore si ha quando C_L è grande, a discapito, però, del rallentamento di variazione di V_{OUT} .

Nel caso di cascata di inverter si ha $t_{p1OUT} = t_{c2IN} \rightarrow P_{SHORT2} \uparrow$.

Nella progettazione degli inverter si cerca di avere $t_c \approx t_p \rightarrow P_{SHORT} = 10\% P_{din}$.

Con ingressi non istantanei si modificano anche le ipotesi fatte per il calcolo di t_r e t_f che possono essere stimati (data la complessità del calcolo in condizioni di ingresso graduale):

$$t_p = t_{pr0} + \eta t_{rIN}$$

Dove t_{pr0} è il tempo di propagazione con ingresso istantaneo ed η è un parametro empirico ($\approx 0,25$).

CAPACITA' INVERTER CMOS:

Essendo che t_c e t_p sono dipendenti dagli effetti reattivi dei MOSFET, si devono valutare le capacità in ingresso ed in uscita dell'inverter.

Così come dai calcoli effettuati per il relativo calcolo, si considera $C_{GS0} = C_{GD0}$ e si ottiene:

$$C_{Gn} \approx W_n L_n C_{OX} + 2W_n C_{GS0}$$

$$C_{Gp} \approx W_p L_p C_{OX} + 2W_p C_{GS0}$$

Si pone $L_n = L_p = L_{MIN}$ e si ottiene la capacità di ingresso dell'inverter CMOS:

$$C_{INV} = C_{Gn} + C_{Gp} = (W_n + W_p)L_{MIN}C_{OX} + 2(W_n + W_p)C_{GS0}$$

Posto $\alpha := \frac{S_p}{S_n} = \frac{W_p}{W_n}$:

$$C_{INV} = S_n(1 + \alpha)[L_{MIN}^2 C_{OX} + 2L_{MIN}C_{GS0}]$$

Quindi:

$$C_{M1} = L_{MIN}^2 C_{OX} + 2L_{MIN}C_{GS0}$$

$$C_{INV} = S_n(1 + \alpha)C_{M1}$$

Dove C_{M1} è la capacità del MOSFET ad area minima che dipende solo da parametri tecnologici.

L'area minima è:

$$A_{MIN} = W_{MIN}L_{MIN} = L_{MIN}^2$$

$$A_{INV} = W_n L_{MIN} + \alpha W_n L_{MIN} = (1 + \alpha)W_n L_{MIN} = S_n(1 + \alpha)L_{MIN}^2$$

Con $S_n = \frac{W_n}{L_{MIN}}$ e $S_p = \frac{W_p}{L_{MIN}}$.

Per la capacità di uscita, sono da considerare tutti i contributi capacitivi sul nodo di uscita. Per il calcolo si considera un inverter che fa da carico ad un inverter a monte:

$$C_{INV2} = S_{n2}(1 + \alpha)C_{M1} = cost$$

Non vengono per ora valutate altre capacità se non quelle relative a G (G_{p2} e G_{n2}).

Si considera un ulteriore effetto capacitivo C_W dovuto all'interconnessione tra i due inverter.

Si pone $V_{SB} = 0 \rightarrow C_{SB} = 0, V_{DB} = f(V_{OUT}), C_{DB} = WL_s \frac{C_{J0}}{\sqrt{1 + \frac{|V_{DB}|}{\phi_J}}}$.

Essendo che il calcolo sarebbe troppo complesso, si considera $C_{DB} = \text{cost}$ e C_{DBeq} come la capacità equivalente al valore medio di C_{DB} durante i transitori di carica o scarica.

N.B.: tutti gli elementi relativi al secondo inverter sono identificati dal pedice “2”.

Si considera l'esempio della carica scambiata nel **transitorio di scarica**:

$$\Delta Q_J = \int_0^\infty C_{DB} \frac{dV_{OUT}}{dt} dt = \int_{V_{OUT_i}}^{V_{OUT_f}} \frac{WL_s C_{J0}}{\sqrt{1 + \frac{V_{OUT}}{\phi_J}}} dV_{OUT}$$

$$\Downarrow$$

$$C_{DBeq} = \frac{\Delta Q_J}{\Delta V_{OUT}} = \frac{1}{V_{OUT_f} - V_{OUT_i}} \int_{V_{OUT_i}}^{V_{OUT_f}} \frac{WL_s C_{J0}}{\sqrt{1 + \frac{V_{OUT}}{\phi_J}}} dV_{OUT} = \frac{WL_s C_{J0}}{V_{OUT_f} - V_{OUT_i}} \left[2\phi_J \sqrt{1 + \frac{V_{OUT}}{\phi_J}} \right]_{V_{OUT_i}}^{V_{OUT_f}}$$

$$\Downarrow$$

$$C_{DBeq} = \frac{2\phi_J WL_s C_{J0}}{V_{OUT_f} - V_{OUT_i}} \left(\sqrt{1 + \frac{V_{OUT_f}}{\phi_J}} - \sqrt{1 + \frac{V_{OUT_i}}{\phi_J}} \right)$$

Essendo $V_{OH} = V_{DD}$ e $V_{OL} = 0$ V ($V_{OUT_f} - V_{OUT_i} = V_{OL} - V_{OH} = -V_{DD}$) si ha:

$$K_{eq} = \frac{2\phi_J}{V_{DD}} \left(\sqrt{1 + \frac{V_{DD}}{\phi_J}} - 1 \right)$$

$$C_{DBeq} = K_{eq} WL_s C_{J0}$$

Definita solo da parametri tecnologici e dalla tensione di alimentazione ed identica sia per M_n che per M_p .
Si possono quindi sostituire tutte le C_{DB} con $C_{DBeq} = \text{cost}$ ed il contributo sul nodo di uscita risulterà costante.

Oltre alle C_{DB} , il contributo sul nodo di uscita è dato anche da C_{GDn} e C_{GDp} che vedono una tensione ai loro capi pari a $V_{IN} - V_{OUT}$.

Si calcola il relativo contributo sul nodo di uscita:

$$\Delta Q_{OUT} = \int_0^\infty C_{GD}(V_{IN}, V_{OUT}) \frac{d(V_{OUT} - V_{IN})}{dt} dt = \int_0^\infty C_{GD}(V_{IN}, V_{OUT}) \left(\frac{dV_{OUT}}{dt} - \frac{dV_{IN}}{dt} \right) dt$$

Dato che dipende dall'evoluzione temporale combinata di V_{OUT} e di V_{IN} , si considerano questi ultimi come disgiunti $\rightarrow V_{OUT}$ varia solamente dopo che V_{IN} si è stabilizzato (in un tempo t_{RIN}):

$$\Delta Q_{OUT} = \int_0^\infty C_{GD}(V_{IN}, V_{OUT}) \left(\frac{dV_{OUT}}{dt} - \frac{dV_{IN}}{dt} \right) dt = \underbrace{\int_0^{t_{RIN}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt}_{A \equiv \Delta Q'_{OUT}} + \underbrace{\int_0^{t_{RIN}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt}_{B \equiv \Delta Q''_{OUT}}$$

$$A) \quad 0 < t < t_{RIN} \Rightarrow V_{IN} \text{ varia}, V_{OUT} = V_{DD}$$

$$B) \quad t_{RIN} < t < \infty \Rightarrow V_{IN} = V_{DD}, V_{OUT} \text{ varia}$$

Questi due macro-casi vengono scomposti nelle zone $\textcircled{1}, \textcircled{2}\textcircled{3}\textcircled{4}, \textcircled{5}$.

- $A \textcircled{1} \rightarrow V_{IN} < V_{Tn} \rightarrow M_n \text{ OFF}, M_p \text{ TRIODO}$ con $V_{DSp} = 0$

$$C_{GDn} = W_n C_{GS0} \text{ e } C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{OX} + W_p C_{GS0} \rightarrow C_{GDA1} = \frac{1}{2} W_p L_{MIN} C_{OX} + (W_n + W_p) C_{GS0}$$

- $A \textcircled{2} \rightarrow V_{Tn} < V_{IN} < V_{DD} + V_{Tp} \rightarrow M_n \text{ SATURAZIONE}$ con $V_{DSn} = V_{DD}, M_p \text{ TRIODO}$

$$C_{GDn} = W_n C_{GS0} \text{ e } C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{OX} + W_p C_{GS0} \rightarrow C_{GDA2} = \frac{1}{2} W_p L_{MIN} C_{OX} + (W_n + W_p) C_{GS0}$$

- $A \textcircled{3} \rightarrow V_{IN} > V_{DD} + V_{Tp} \rightarrow M_n \text{ SATURAZIONE}$ con $V_{DSn} = V_{DD}, M_p \text{ OFF}$

$$C_{GDn} = W_n C_{GS0} \text{ e } C_{GDp} = W_p C_{GS0} \rightarrow C_{GDA3} = (W_n + W_p) C_{GS0}$$

$$\Downarrow (C_{GDA1} = C_{GDA2})$$

$$\begin{aligned} \Delta Q'_{OUT} &= - \int_0^{t_{RIN}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt = - \int_0^{V_{DD}} C_{GD}(V_{IN}, V_{OUT}) dV_{IN} \\ &= - \int_0^{V_{Tn}} C_{GDA1} dV_{IN} - \int_{V_{Tn}}^{V_{DD}+V_{Tp}} C_{GDA2} dV_{IN} - \int_{V_{DD}+V_{Tp}}^{V_{DD}} C_{GDA3} dV_{IN} \\ &= - \int_0^{V_{DD}+V_{Tp}} C_{GDA1} dV_{IN} - \int_{V_{DD}+V_{Tp}}^{V_{DD}} C_{GDA3} dV_{IN} \\ &= - \frac{1}{2} W_p L_{MIN} C_{OX} (V_{DD} + V_{Tp}) - (W_p + W_n) C_{GS0} V_{DD} \end{aligned}$$

Si ricorda che $V_{OUT} = V_{DSn}$ e che per il caso B si ha $V_{IN} = V_{DD} (\rightarrow M_p \text{ OFF sempre})$:

(quindi per esempio $\rightarrow V_{DSn} = V_{OUT} > V_{GSn} - V_{Tn} = V_{IN} - V_{Tn} = V_{DD} - V_{Tn}$)

- $B \textcircled{1} \rightarrow V_{OUT} > V_{DD} - V_{Tn} \rightarrow M_n \text{ SATURAZIONE}$ con $V_{GSn} = V_{DD}$

$$\text{Caso equivalente ad } A \textcircled{3} \rightarrow C_{GDB1} = (W_n + W_p) C_{GS0}$$

- $B \textcircled{2} \text{ e } B \textcircled{3} \rightarrow V_{OUT} < V_{DD} - V_{Tn} \rightarrow M_n \text{ TRIODO}$ con $V_{DSn} = V_{DD}$

$$\text{Caso equivalente ad } A \textcircled{1} \text{ ed } A \textcircled{2} \rightarrow C_{GDB23} = \frac{1}{2} W_n L_{MIN} C_{OX} + (W_n + W_p) C_{GS0}$$

$$\Downarrow$$

$$\begin{aligned} \Delta Q''_{OUT} &= \int_{t_{RIN}}^{\infty} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt = \int_{V_{DD}}^0 C_{GD}(V_{IN}, V_{OUT}) dV_{OUT} \\ &= \int_{V_{DD}}^{V_{DD}-V_{Tn}} C_{GDB1} dV_{IN} + \int_{V_{DD}-V_{Tn}}^0 C_{GDB23} dV_{IN} \\ &= -(W_p + W_n) C_{GS0} V_{DD} - \frac{1}{2} W_n L_{MIN} C_{OX} (V_{DD} - V_{Tn}) \end{aligned}$$

Quindi, ipotizzando $V_{Tn} = |V_{Tp}| = V_T$:

$$\Delta Q_{OUT} = \Delta Q'_{OUT} + \Delta Q''_{OUT} = -2(W_p + W_n) C_{GS0} V_{DD} - \frac{1}{2} (W_p + W_n) L_{MIN} C_{OX} (V_{DD} - V_T)$$

$$C_{GD_{eq}} = \frac{\Delta Q_{OUT}}{\Delta V_{OUT}} = - \frac{\Delta Q_{OUT}}{V_{DD}} = \frac{2(W_p + W_n)C_{GS_0}V_{DD} + \frac{1}{2}(W_p + W_n)L_{MIN}C_{OX}(V_{DD} - V_T)}{V_{DD}}$$

$$= 2(W_p + W_n)C_{GS_0} + \frac{1}{2}(W_p + W_n)L_{MIN}C_{OX}\left(\frac{V_{DD} - V_T}{V_{DD}}\right)$$

Dove $R_{DD} := \frac{V_{DD} - V_T}{V_{DD}}$ e quindi:

$$C_{GD_{eq}} = 2(W_p + W_n)C_{GS_0} + \frac{1}{2}(W_p + W_n)L_{MIN}C_{OX}R_{DD}$$

IMPORTANTE: il termine $2(W_p + W_n)C_{GS_0}$ è indicativo del fatto che le capacità parassite costanti vengono raddoppiate nella capacità di carico equivalente. Questo effetto prende il nome di EFFETTO MILLER ed agisce sui componenti connessi direttamente tra IN ed OUT secondo la seguente formula:

$$C_{eq} = (1 - A_V)C$$

Dove C è la capacità connessa direttamente tra IN ed OUT.

Una capacità connessa tra IN ed OUT viene quindi amplificata in base al guadagno del dispositivo e viene quindi vista come “ingrandita” al nodo di uscita.

Questo fa sì che la risposta in frequenza peggiori, così come la velocità di variazione di V_{OUT} .

Per l’inverter si ha $A_{V_{medio}} = -1 \rightarrow C_{eq} = 2C \rightarrow$ capacità parassita $C_{GD_n} + C_{GD_p}$ raddoppiata.

La capacità totale sul nodo di uscita (C_L) quindi risulta essere:

$$C_L = \underbrace{C_{GD_{eq}} + C_{DB_{eq}}}_{SELF\ LOADING} + \underbrace{C_W + C_{INV_2}}_{CARICO}$$

$$= \underbrace{2(W_p + W_n)C_{GS_0} + \frac{1}{2}(W_p + W_n)L_{MIN}C_{OX}R_{DD}}_{C_{GD_{eq}}} + \underbrace{K_{eq}W_L C_{J_0}}_{C_{DB_{eq}}} + C_W + \underbrace{S_{n_2}(1 + \alpha)C_{M1}}_{C_{INV_2}}$$

Espandendo il calcolo di C_{INV_2} :

$$C_{INV_2} = S_{n_2}(1 + \alpha)C_{M1} = \frac{W_{n_2}}{L_{MIN}} \left(1 + \frac{W_{p_2}}{W_{n_2}}\right) (L_{MIN}^2 C_{OX} + 2L_{MIN}C_{GS_0}) = (W_{n_2} + W_{p_2})(L_{MIN}C_{OX} + 2C_{GS_0})$$

↓

$$C_L = 2(W_p + W_n)C_{GS_0} + \frac{1}{2}(W_p + W_n)L_{MIN}C_{OX}R_{DD} + K_{eq}W_L C_{J_0} + C_W + 2(W_{n_2} + W_{p_2})C_{GS_0} + (W_{n_2} + W_{p_2})L_{MIN}C_{OX}$$

Il ritardo minimo garantito dalla tecnologia CMOS si ha con:

- $W_p = W_{p_2}$ e $W_n = W_{n_2}$
- $L_n = L_p = L_{MIN}$
- $V_{Tn} = |V_{Tp}| = V_T$

Da cui si ottiene finalmente il valore di C_L :

$$C_L = \underbrace{\left(1 + \frac{1}{2}R_{DD}\right)W_n L_{MIN}C_{OX} + 4W_n C_{GS_0} + K_{eq}W_n L_s C_{J_0}}_{C_n} + \left(1 + \frac{1}{2}R_{DD}\right)W_p L_{MIN}C_{OX} + 4W_p C_{GS_0} + K_{eq}W_p L_s C_{J_0} + C_W$$

↓

$$C_n = \left(1 + \frac{1}{2}R_{DD}\right)W_nL_{MIN}C_{OX} + 4W_nC_{GS_0} + K_{eq}W_nL_sC_{J_0}$$

$$C_L = C_n(1 + \alpha) + C_W$$

Supponendo una transizione istantanea di V_{IN} , dall'equazione calcolata per il tempo di propagazione si ottiene:

$$t_p = \frac{t_r + t_f}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

↓

$$t_p = \frac{C_n(1 + \alpha) + C_W}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Quindi se $C_L \uparrow \Rightarrow t_p \uparrow$ e se $V_{DD} \uparrow \Rightarrow t_p \downarrow$.

Si nota inoltre che C_n e β_n dipendono da S_n .

Definendo $\varepsilon := \frac{\beta_n'}{\beta_p'} \Rightarrow \frac{\beta_p}{\beta_n} = \frac{S_p\beta_p'}{S_n\beta_n'} = \frac{\alpha}{\varepsilon} \Rightarrow \beta_p = \frac{\alpha}{\varepsilon}\beta_n \Rightarrow t_p = \frac{C_n(1+\alpha)+C_W}{\beta_n V_{DD}} \left(1 + \frac{\varepsilon}{\alpha}\right) F \left(\frac{V_T}{V_{DD}}\right)$

Dalla quale, se $\alpha \uparrow \Rightarrow \beta_p \uparrow$ ma anche $C_L \uparrow$.

Per avere un $t_{p_{opt}}$ (tempo di propagazione ottimale) rispetto ad α_{opt} si deve porre:

$$\frac{\partial t_p}{\partial \alpha} = 0 \Rightarrow \frac{\partial t_p}{\partial \alpha} \propto C_n \left(1 + \frac{\varepsilon}{\alpha_{opt}}\right) - [C_n(1 + \alpha_{opt}) + C_W] \frac{\varepsilon}{\alpha_{opt}^2} = 0 \Rightarrow \alpha_{opt} = \sqrt{\varepsilon \left(1 + \frac{C_W}{C_n}\right)}$$

Se l'interconnessione è breve $\Rightarrow C_W \ll C_n \Rightarrow \alpha_{opt} \approx \sqrt{\varepsilon} \Rightarrow t_{p_{opt}} \approx \frac{C_n(1+\sqrt{\varepsilon})^2}{\beta_n V_{DD}} F \left(\frac{V_T}{V_{DD}}\right)$

E quindi $t_{p_{opt}}$ NON dipende dal dimensionamento poiché W_n è contenuto sia in β_n che in C_n e si semplifica.

Inoltre si ha che se $W_n \uparrow \Rightarrow I_{carica/scarica} \uparrow$ ma anche $C \uparrow \Rightarrow$ gli effetti si compensano.

Producendo i MOSFET ad area minima, si occupa meno spazio e $t_{p_{opt}} \propto L_{MIN}$.

Espandendo l'equazione di C_n e quella di β_n e semplificando un po', si ottiene:

$$t_p = \frac{L_{MIN}(1 + \sqrt{\varepsilon})^2}{\mu_n V_{DD}} F \left(\frac{V_T}{V_{DD}} \right) \left[\left(1 + \frac{1}{2}R_{DD}\right)L_{MIN} + 4\frac{C_{GS_0}}{C_{OX}} + K_{eq}L_s\frac{C_{J_0}}{C_{OX}} \right]$$

Se $\frac{C_{GS_0}}{C_{OX}}, \frac{C_{J_0}}{C_{OX}} \ll 1 \Rightarrow t_{p_{opt}} \propto L_{MIN}^2 \Rightarrow$ le tecnologie CMOS scalate sono più veloci.

OSCILLATORE AD ANELLO:

E' una catena di N (dispari) inverter tutti uguali connessi ad anello che creano quindi un circuito instabile che oscilla generando una forma d'onda periodica (onda quadra).

Ogni inverter ha un suo t_p e se $N \geq 5$ si ha:

$$T_{osc} \approx 2Nt_p$$

Ciò rende possibile misurare t_p a partire da $f_{osc} = \frac{1}{T_{osc}}$ (fornendo quindi un circuito di test per tecnologie CMOS).

QUADRIPOLO

Un quadripolo è un componente che ha 4 terminali → 4 tensioni e 4 correnti in rappresentazione indefinita.

Se è lineare → sistema di equazioni lineari in dominio tempo

Se è anisotropo → linearizzazione → sistema di equazioni lineari in dominio tempo

Se ci sono effetti reattivi → Trasformata Di Laplace (TDL) → sistema di equazioni lineari in dominio frequenza

Se si ha la rappresentazione definita bastano 3 tensioni e 3 correnti poiché un morsetto è di riferimento.

DOPPIO BIPOLO

Componente avente 2 porte → 2 correnti e 2 tensioni indipendenti

Ci sono sempre 4 morsetti, ma il 1° ed il 3° sono posti a sinistra del componente (formando la porta 1), mentre il 2° ed il 4° alla destra (formando la porta 2).

Sulla porta 1 si hanno:

- Al morsetto 1 la tensione $V_{1\text{morsetto}}$ e la corrente entrante I_1
- Al morsetto 3 la tensione $V_{3\text{morsetto}}$ e la corrente uscente I_3

Sulla porta 2 si hanno:

- Al morsetto 2 la tensione $V_{2\text{morsetto}}$ e la corrente entrante I_2
- Al morsetto 4 la tensione $V_{4\text{morsetto}}$ e la corrente uscente I_4

Vige il seguente sistema di equazioni:

$$\begin{cases} I_1 = -I_3 \\ I_2 = -I_4 \\ V_1 = V_{1\text{morsetto}} - V_{3\text{morsetto}} \\ V_2 = V_{2\text{morsetto}} - V_{4\text{morsetto}} \end{cases}$$

Si ottengono quindi 4 variabili (I_1, I_2, V_1, V_2) che descrivono il comportamento del componente tramite il sistema

$$\begin{cases} V_1 = z_{11}I_1 + z_{12}I_2 \\ V_2 = z_{21}I_1 + z_{22}I_2 \end{cases}$$

Si può studiare il comportamento di un doppio bipolo tramite diversi tipi di matrici, decidendo a priori quali debbano essere le variabili dipendenti e quali quelle indipendenti:

- **Matrice impedenza:**

$$\begin{cases} V_1 = f(I_1, I_2) = z_{11}I_1 + z_{12}I_2 \\ V_2 = f(I_1, I_2) = z_{21}I_1 + z_{22}I_2 \end{cases}$$

Dove la matrice è $\bar{Z} = \begin{bmatrix} z_{11} & z_{12} \\ z_{21} & z_{22} \end{bmatrix}$ e tutti gli elementi sono espressi in Ω .

- **Matrice ammettenza:**

$$\begin{cases} I_1 = f(V_1, V_2) = y_{11}V_1 + y_{12}V_2 \\ I_2 = f(V_1, V_2) = y_{21}V_1 + y_{22}V_2 \end{cases}$$

Dove la matrice è $\bar{Y} = \begin{bmatrix} y_{11} & y_{12} \\ y_{21} & y_{22} \end{bmatrix}$ e tutti gli elementi sono espressi in S (Siemens).

- **Matrici ibride:**

○ **Matrice ibrida h:**

$$\begin{cases} V_1 = f(I_1, V_2) = h_{11}I_1 + h_{12}V_2 \\ I_2 = f(I_1, V_2) = h_{21}I_1 + h_{22}V_2 \end{cases}$$

Dove la matrice è $\bar{h} = \begin{bmatrix} h_{11} [\Omega] & h_{12} [.] \\ h_{21} [.] & h_{22} [S] \end{bmatrix}$.

○ **Matrice ibrida g:**

$$\begin{cases} I_1 = f(V_1, I_2) = g_{11}V_1 + g_{12}I_2 \\ V_2 = f(V_1, I_2) = g_{21}V_1 + g_{22}I_2 \end{cases}$$

Dove la matrice è $\bar{g} = \begin{bmatrix} g_{11} [S] & g_{12} [.] \\ g_{21} [.] & g_{22} [\Omega] \end{bmatrix}$.

- **Matrici a catena:**

Si suppone di avere due blocchi (A, B) identificati con le matrici generiche $\bar{m}^A$ ed $\bar{m}^B$.

Ponendo i due blocchi uno in cascata all'altro si ottiene che $V_2^A = V_1^B$ e $I_2^A = -I_1^B$.

Sostituendo le varie formule si ottiene la matrice rappresentativa dell'intera cascata $\bar{m} = \bar{m}^A \bar{m}^B$.

Le matrici a catena sono dunque utili per rappresentare blocchi in cascata, come dice il nome.

Si possono effettuare passaggi da una matrice ad un'altra partendo dalle equazioni della matrice data e ricavando (tramite inversioni di formule e sostituzioni) la matrice che si desidera (in base alle variabili indipendenti che si vogliono avere).

TRIPOLLO

I tripoli sono doppi bipoli dove un terminale è destinato all'ingresso, uno all'uscita ed uno come riferimento comune (un BJT è un tripolo).

Sul terminale comune scorre la somma delle correnti dei terminali di ingresso ed uscita ed è fittiziamente sdoppiato per ottenere uno pseudo doppio bipolo.

Le matrici descrittive di un tripolo sono quelle dei doppi bipoli, ma adattate:

$$\bar{m} = \begin{bmatrix} m_{11} & m_{12} \\ m_{21} & m_{22} \end{bmatrix} = \begin{bmatrix} m_i & m_r \\ m_f & m_o \end{bmatrix}$$

Dove i pedici *r* ed *f* degli elementi della matrice significano, relativamente, *reverse* e *forward*.

Supponendo di avere un tripolo descritto dalla matrice

- Ammettenza e di aver collegato ad esso tre componenti esterni Y_1, Y_2, Y_3 posti rispettivamente:

- Y_1 in parallelo alla porta 1 del tripolo
- Y_2 in parallelo alla porta 2 del tripolo
- Y_3 tra i morsetti di ingresso e di uscita del tripolo

Si hanno quindi:

- in ingresso, prima di Y_1 , una corrente entrante $I'_1 = I_1 + Y_1 V_1 + Y_3(V_1 - V_2)$
- in uscita, dopo di Y_2 , una corrente entrante $I'_2 = I_2 + Y_2 V_2 - Y_3(V_1 - V_2)$

Sostituendo I_1 ed I_2 con le equazioni derivate tramite la matrice descrivente il tripolo, si ottiene la matrice ammettenza dell'intero blocco:

$$\bar{Y}' = \begin{bmatrix} y'_i & y'_r \\ y'_f & y'_o \end{bmatrix} = \begin{bmatrix} y_i + Y_1 + Y_3 & y_r - Y_3 \\ y_f - Y_3 & y_o + Y_2 + Y_3 \end{bmatrix}$$

Questo vale solo per la matrice ammettenza!

Per calcolare immediatamente le componenti:

- Y_1 in parallelo alla porta 1 viene sommato al termine y_i
 - Y_2 in parallelo alla porta 2 viene sommato al termine y_o
 - Y_3 tra ingresso e uscita viene sommato agli elementi della diagonale principale (y_i ed y_o) e sottratto in quelli della diagonale secondaria (y_r ed y_f)
- Impedenza e di aver collegato ad esso tre componenti esterni Z_1, Z_2, Z_3 posti rispettivamente:
- Z_1 in serie al morsetto di ingresso del tripolo (relativo alla porta 1)
 - Z_2 in serie al morsetto di uscita del tripolo (relativo alla porta 2)
 - Z_3 in serie al morsetto di riferimento del tripolo

Si hanno quindi:

- in ingresso, prima di Z_1 , una tensione $V'_1 = V_1 + Z_1 I_1 + Z_3(I_1 + I_2)$
- in uscita, dopo di Z_2 , una tensione $V'_2 = V_2 + Z_2 I_2 + Z_3(I_1 + I_2)$

Sostituendo V_1 e V_2 con le equazioni derivate tramite la matrice descrivente il tripolo, si ottiene la matrice impedenza dell'intero blocco:

$$\bar{Z}' = \begin{bmatrix} z'_i & z'_r \\ z'_f & z'_o \end{bmatrix} = \begin{bmatrix} z_i + Z_1 + Z_3 & z_r + Z_3 \\ z_f + Z_3 & z_o + Z_2 + Z_3 \end{bmatrix}$$

Questo vale solo per la matrice impedenza!

Per calcolare immediatamente le componenti:

- Z_1 in serie alla porta 1 viene sommato al termine z_i
- Z_2 in serie alla porta 2 viene sommato al termine z_o
- Z_3 in serie al terminale di riferimento viene sommato a tutti gli elementi della matrice

LINEARIZZAZIONE DEI TRANSISTOR

Per l'analisi dinamica di BJT e MOSFET si deve passare al dominio dei piccoli segnali in frequenza (TDL) poiché aventi comportamenti non lineari e con effetti reattivi.

Il BJT è un tripolo → considerato un doppio bipolo sdoppiando fittiziamente un terminale.

Il MOSFET è un quadripolo, ma il Bulk è polarizzato a tensione fissa → diventa un tripolo → doppio bipolo

- **Linearizzazione del diodo:**

La corrente nel diodo è $I_D = I_S \left(e^{\frac{V_D}{V_{th}}} - 1 \right)$.

Al piccolo segnale si studia la derivata nel punto di lavoro (Q) sfruttando lo sviluppo di Taylor limitato al 1° ordine.

Quindi si ha:

- $i_D = \left. \frac{\partial I_D}{\partial V_D} \right|_Q v_D$
- $g_D = \left. \frac{\partial I_D}{\partial V_D} \right|_Q = \frac{I_{D0} + I_S}{V_{th}} = \frac{1}{r_D}$
- $C_D = \left. \frac{\partial Q_D}{\partial V_D} \right|_Q = \tau_T \left. \frac{\partial I_D}{\partial V_D} \right|_Q = \tau_T g_D \rightarrow$ in inversa si ha $C_D \approx 0$
- $C_J = C_{J0} \frac{1}{\sqrt{1 - \frac{V_{D0}}{\phi_J}}} \rightarrow$ in diretta si ha $C_J \approx 0$

- **Linearizzazione del modello Ebers-Moll del BJT:**

Al grande segnale si ha che il BJT npn è descritto dai parametri I_S , β_F ($10 \div 300$), β_R ($1 \div 3$) e dal sistema di equazioni:

$$\begin{cases} I_E = (1 + \beta_F)I_{BE} - \beta_R I_{BC} = I_t + I_{BE} \\ I_C = \beta_F I_{BE} - (1 + \beta_R)I_{BC} = I_t - I_{BC} \\ I_t = \beta_F I_{BE} - \beta_R I_{BC} = I_S \left(e^{\frac{V_{BE}}{V_{th}}} - e^{\frac{V_{BC}}{V_{th}}} \right) \end{cases}$$

Il punto di lavoro è $Q \equiv (V_{BE0}, V_{BC0}, I_{B0}, I_{C0})$ e quindi si calcolano i vari parametri differenziali:

- Giunzione BE:

$$r_{BE} = \frac{V_{th}}{I_{BE0} + I_{BES}}$$

$$C_{BE} = C_D + C_J$$

- Giunzione BC:

$$r_{BC} = \frac{V_{th}}{I_{BC0} + I_{BCS}}$$

$$C_{BC} = C_D + C_J$$

Facendo riferimento alla configurazione ad E comune ($B \equiv IN$, $C \equiv OUT$, $E \equiv RIF$, $V_{OUT} = V_{CE}$):

$$I_t = \beta_F I_{BE}(V_{BE}) - \beta_R I_{BC}(V_{BC}) = \beta_{F0} \left(1 + \frac{V_{CB}}{V_A} \right) I_{BE}(V_{BE}) - \beta_R I_{BC}(V_{BC})$$

$\Downarrow$

$$i_t = \left. \frac{\partial I_t}{\partial V_{BE}} \right|_Q v_{BE} + \left. \frac{\partial I_t}{\partial V_{BC}} \right|_Q v_{BC} = \left. \frac{\partial I_t}{\partial V_{BE}} \right|_Q v_{BE} + \left. \frac{\partial I_t}{\partial V_{BC}} \right|_Q (v_{BE} + v_{EC}) = \left(\left. \frac{\partial I_t}{\partial V_{BE}} \right|_Q + \left. \frac{\partial I_t}{\partial V_{BC}} \right|_Q \right) v_{BE} + \left. \frac{\partial I_t}{\partial V_{BC}} \right|_Q v_{EC}$$

⇓

$$\left. \frac{\partial I_t}{\partial V_{BE}} \right|_Q = \beta_F \left. \frac{\partial I_{BE}}{\partial V_{BE}} \right|_Q - \beta_R \left. \frac{\partial I_{BC}}{\partial V_{BE}} \right|_Q = \beta_F \left. \frac{\partial I_{BE}}{\partial V_{BE}} \right|_Q = \frac{\beta_F}{r_{BE}}$$

$$\left. \frac{\partial I_t}{\partial V_{BC}} \right|_Q = \beta_F \left. \frac{\partial I_{BE}}{\partial V_{BC}} \right|_Q - \beta_R \left. \frac{\partial I_{BC}}{\partial V_{BC}} \right|_Q = -\beta_{F0} \frac{I_{BE0}}{V_A} - \frac{\beta_R}{r_{BC}}$$

⇓

$$i_t = \left(\frac{\beta_F}{r_{BE}} - \beta_{F0} \frac{I_{BE0}}{V_A} - \frac{\beta_R}{r_{BC}} \right) v_{BE} + \left(\beta_{F0} \frac{I_{BE0}}{V_A} + \frac{\beta_R}{r_{BC}} \right) v_{CE}$$

⇓

$$\begin{cases} g_m := \frac{\beta_F}{r_{BE}} + \beta_{F0} \frac{I_{BE0}}{V_A} - \frac{\beta_R}{r_{BC}} \\ g_{CE} := \beta_{F0} \frac{I_{BE0}}{V_A} + \frac{\beta_R}{r_{BC}} \\ i_t = g_m v_{BE} + g_{CE} v_{CE} \end{cases}$$

Si sono ottenuti i parametri differenziali dipendenti dal punto di lavoro Q : r_{BE} , C_{BE} , r_{BC} , C_{BC} , g_m , g_{CE} .

Fanno parte del Circuito Equivalente ai Piccoli Segnali (CEPS) del BJT detto di Giacoletto-Johnson.

In regione normale (attiva):

- la giunzione BC è in inversa $\rightarrow r_{BC} \rightarrow \infty$ e $C_{BC} \rightarrow 0$
- la giunzione BE è in diretta $\rightarrow I_{BE0} \gg I_{BES} \Rightarrow r_{BE} \approx \frac{V_{th}}{I_{BE0}}$
 $\rightarrow V_A \gg V_{th} \Rightarrow g_m \approx \frac{\beta_F}{r_{BE}} - \beta_{F0} \frac{I_{BE0}}{V_A} = \beta_F \frac{I_{BE0}}{V_{th}} - \beta_{F0} \frac{I_{BE0}}{V_A} \approx \frac{\beta_F}{r_{BE}}$
 $\downarrow$
 $g_m r_{BE} = \beta_0 \approx \beta_F$

Dove β_0 è il guadagno di corrente al piccolo segnale.

In regime quasi-stazionario ed in regione normale il tutto si riduce a 3 soli parametri differenziali (g_m, r_{BE}, r_{CE}):

- $\nrightarrow$ dei segnali bassa $\rightarrow$ effetti reattivi trascurabili
- $g_m = \beta_F \frac{I_{BE0}}{V_{th}}$ e $I_C = I_t = \beta_F I_{BE} \rightarrow g_m = \frac{I_{C0}}{V_{th}}$
- $g_{CE} = \beta_{F0} \frac{I_{BE0}}{V_A} + \frac{\beta_R}{r_{BC}} \approx \beta_{F0} \frac{I_{BE0}}{V_A} \approx \frac{I_{C0}}{V_A} \rightarrow g_{CE} \approx \frac{I_{C0}}{V_A}$
- $g_m r_{BE} = \beta_0$ e $g_m v_{BE} = g_m r_{BE} i_{BE} \rightarrow g_m v_{BE} = \beta_0 i_{BE}$
- se si trascura l'effetto Early $\rightarrow V_A \rightarrow \infty \rightarrow r_{CE} \rightarrow \infty \rightarrow$ solo 2 parametri (g_m, r_{BE})

Per il BJT pnp il CEPS è identico (il generatore di corrente dipendente è comunque pilotato da v_{BE}).

⇓

Al piccolo segnale il BJT npn ed il BJT pnp sono identici!

- **Linearizzazione del MOSFET:**

Si prende in considerazione un n-MOSFET il cui comportamento è descritto dalle equazioni:

$$\begin{cases} I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right] (1 + \lambda V_{DS}), & V_{DS} \leq V_{GS} - V_T \quad \text{TRIODO} \\ I_{DS} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}), & V_{DS} \geq V_{GS} - V_T \quad \text{SATURAZIONE} \\ V_T = V_{T0} + \gamma (\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F}), & \text{EFFETTO BODY} \end{cases}$$

La linearizzazione si esegue quindi rispetto ai potenziali V_G, V_D, V_S :

$$i_{DS} = \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q v_{GS} + \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_Q v_{DS} + \left. \frac{\partial I_{DS}}{\partial V_{SB}} \right|_Q v_{SB} = g_m v_{GS} + g_{DS} v_{DS} + g_{mB} v_{SB}$$

↓

$$g_{mB} = \left. \frac{\partial I_{DS}}{\partial V_{SB}} \right|_Q = \left. \frac{\partial I_{DS}}{\partial V_T} \right|_Q \left. \frac{\partial V_T}{\partial V_{SB}} \right|_Q = - \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q \left. \frac{\partial V_T}{\partial V_{SB}} \right|_Q = -g_m \frac{\gamma}{2\sqrt{2\psi_F + V_{SB0}}} = -g_m \alpha$$

↓

$$\begin{aligned} g_{mB} &= -g_m \alpha \\ \alpha &= \frac{\gamma}{2\sqrt{2\psi_F + V_{SB0}}} \end{aligned}$$

Per gli altri parametri differenziali si ha:

○ In TRIODO:

$$\begin{aligned} g_m &= \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q = \beta_n (1 + \lambda V_{DS0}) V_{DS0} \\ g_{DS} &= \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_Q = \beta_n (V_{GS0} - V_T - V_{DS0}) (1 + \lambda V_{DS0}) + \frac{\lambda I_{DS0}}{1 + \lambda V_{DS0}} \end{aligned}$$

○ In SATURAZIONE:

$$\begin{aligned} g_m &= \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q = \beta_n (V_{GS0} - V_T) (1 + \lambda V_{DS0}) \\ g_{DS} &= \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_Q = \frac{\beta_n}{2} \lambda (V_{GS0} - V_T)^2 = \frac{\lambda I_{DS0}}{1 + \lambda V_{DS0}} \end{aligned}$$

Se si pone $v_{SB} = 0$ non si ha il generatore di corrente pilotato $g_{mB} v_{SB}$.

Se inoltre non si considera l'ELMC ($\lambda = 0$) si ha:

○ In TRIODO:

$$\begin{aligned} g_m &= \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q = \beta_n V_{DS0} \\ g_{DS} &= \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_Q = \beta_n (V_{GS0} - V_T - V_{DS0}) \end{aligned}$$

○ In SATURAZIONE:

$$\begin{aligned} g_m &= \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_Q = \beta_n (V_{GS0} - V_T) = \sqrt{2\beta_n I_{DS0}} \\ g_{DS} &= \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_Q = 0 \rightarrow \text{MOLTO BENE!} \end{aligned}$$

Per quanto riguarda gli effetti reattivi del MOSFET si ha:

- C_{GS} e C_{GD} sono comprese nella C_G e $C_{GB} = 0$ se MOSFET ON
- Con $V_{SB} = 0 \rightarrow C_{SB}$ è cortocircuitata
- C_{GD} e C_{DB}

Per il p-MOSFET il CEPS è identico (generatori di corrente dipendente comunque pilotato da v_{GS} e v_{SB}).

↓

Al piccolo segnale n-MOSFET e p-MOSFET sono identici!
Le equazioni sono le stesse, ma col valore assoluto per le tensioni!

CONFRONTO BJT-MOSFET

Per entrambi i transistor si ha che il CEPS si interfaccia all'uscita con un generatore di corrente pilotato da g_m , che ha il compito di regolare il trasferimento di segnale dalla porta IN alla porta OUT (è l'elemento $y_{21} \equiv y_f$ di $\bar{Y}$).

Per il BJT in attiva e regime quasi-stazionario si ha $g_{m_{BJT}} = \frac{I_{C0}}{V_{th}} \rightarrow g_{m_{BJT}} \propto I_{C0}$, mentre per il MOSFET in saturazione si ha $g_{m_{MOS}} = \sqrt{2\beta_n I_{DS0}} \rightarrow g_{m_{MOS}} \propto \sqrt{I_{DS0}}$.

Queste proporzionalità indicano che $g_{m_{BJT}} > g_{m_{MOS}}$ a parità di corrente $\rightarrow$ BJT migliore del MOSFET per applicazioni analogiche, ma c'è consumo di corrente a causa di I_B

Per avere una $g_{m_{MOS}}$ maggiore, e compensare lo svantaggio, si deve usare il MOSFET in sottosoglia (V_{GS} leggermente inferiore a V_T), dove il MOSFET è OFF, ma c'è comunque della carica di canale che consente di avere una corrente.

Diventa un modello complesso che però fa sì che $I_{DS} \propto e^{V_{GS}}$ ottenendo quindi $g_{m_{MOS}} = \frac{I_{DS0}}{V_{th}}$.

FUNZIONI DI RETE DEL BJT

Il CEPS del BJT è un circuito a π ed in regione attiva ($r_{CE} = \infty$) si può sintetizzare con la matrice ammettenza:

$$\bar{Y} = \begin{bmatrix} y_i & y_r \\ y_f & y_o \end{bmatrix} = \begin{bmatrix} \frac{1}{r_{BE}} + sC_{BE} + sC_{BC} & -sC_{BC} \\ g_m - sC_{BC} & \frac{1}{r_{CE}} + sC_{BC} \end{bmatrix}$$

Per capire meglio come si è ottenuta questa matrice, si considera il generatore di corrente comandato in tensione $g_m v_{BE}$ come tripolo e si assegnano:

- $Y_1 \equiv \frac{1}{r_{BE}} + sC_{BE}$
- $Y_2 \equiv \frac{1}{r_{CE}}$
- $Y_3 \equiv sC_{BC}$

Da qui si costruisce la matrice come nel caso descritto nel paragrafo **TRIPOLO**.

Si considera l'impedenza di ingresso del BJT per studiarne poi il comportamento in frequenza nel caso di utilizzo come amplificatore di tensione.

Ipotezzando un funzionamento a vuoto del BJT (amplificatore di tensione) $\rightarrow Y_C = \frac{1}{Z_C} = 0$ si ha che:

$$Y_{IN} = y_i - \frac{y_r y_f}{Y_C + y_o} = y_i - \frac{y_r y_f}{y_o} = \frac{y_i y_o - y_r y_f}{y_o} = \frac{D_Y}{y_o}$$

$$\Downarrow$$

$$Z_{IN} = \frac{1}{Y_{IN}} = \frac{y_o}{D_Y}$$

Che dipende da s sia al numeratore che al denominatore, ma se y_r è piccolo (è unilatero) $\rightarrow D_Y = y_i y_o$ e

$$Z_{IN} \approx \frac{1}{y_i} = \frac{1}{\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}} = \frac{r_{BE}}{1 + sr_{BE}(C_{BE} + C_{BC})}$$

Da cui si ricava un polo a pulsazione $p = -\frac{1}{r_{BE}(C_{BE} + C_{BC})} \rightarrow$ per $f \uparrow \Rightarrow Z_{IN} \downarrow$.

Maggiore assorbimento di corrente ad alte frequenze (non bene per amplificatori di tensione).

Si considera l'impedenza di uscita del BJT per studiarne poi il comportamento in frequenza nel caso di utilizzo come amplificatore di corrente.

Ipotizzando un generatore ideale di corrente in ingresso al BJT (amplificatore di tensione) $\rightarrow Y_G = 0$ si ha che:

$$Y_{OUT} = y_o - \frac{y_r y_f}{y_i + Y_G} = y_o - \frac{y_r y_f}{y_i} = \frac{D_Y}{y_i}$$

$\Downarrow$

$$Z_{OUT} = \frac{1}{Y_{OUT}} = \frac{y_i}{D_Y}$$

Che dipende da s sia al numeratore che al denominatore, ma se y_r è piccolo (è unilatero) $\rightarrow D_Y = y_i y_o$ e

$$Z_{OUT} \approx \frac{1}{y_o} = \frac{1}{\frac{1}{r_{CE}} + sC_{BC}} = \frac{r_{CE}}{1 + sr_{CE}C_{BC}}$$

Da cui si ricava un polo a pulsazione $p = -\frac{1}{r_{CE}C_{BC}} \rightarrow$ per $f \uparrow \Rightarrow Z_{OUT} \downarrow$.

Maggiore erogazione di corrente ad alte frequenze (ottimo per amplificatori di corrente).

Il BJT è quindi un buon amplificatore di corrente in regione attiva poiché $I_C = \beta_F I_B$.

Considerando $Y_C = \infty \rightarrow Z_C = 0$ si ottiene il guadagno di corrente di cortocircuito:

$$A_{ICC} = \frac{y_f}{y_i} = \frac{g_m - sC_{BC}}{\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}} = \frac{g_m r_{BE} - sr_{BE}C_{BC}}{1 + sr_{BE}(C_{BE} + C_{BC})} = \frac{\beta_0 - sr_{BE}C_{BC}}{1 + sr_{BE}(C_{BE} + C_{BC})} = \beta_0 \frac{1 - s \frac{r_{BE}C_{BC}}{\beta_0}}{1 + sr_{BE}(C_{BE} + C_{BC})}$$

L'espressione presenta uno zero in $z = \frac{\beta_0}{r_{BE}C_{BC}}$ ed un polo in $p = -\frac{1}{r_{BE}(C_{BE} + C_{BC})}$.

Da cui si ricava che $\frac{|z|}{|p|} = \beta_0 \left(1 + \frac{C_{BE}}{C_{BC}}\right) \gg 1 \rightarrow |z| \gg |p|$.

Il modello di Ebers-Moll però non è realistico ad alte f e la stima di z non è affidabile.

Per il calcolo della **pulsazione di taglio** ω_B (dove il valore di guadagno è $|A_{ICC,MAX}| - 3 \text{ dB}$, nonché quando $|A_{ICC}| = \frac{1}{\sqrt{2}}$) si deve calcolare il modulo del guadagno di corrente di cortocircuito ponendo $s = j\omega$:

$$|A_{I_{CC}}(j\omega)| = \beta_0 \left| \frac{1 - j\omega \frac{r_{BE} C_{BC}}{\beta_0}}{1 + j\omega r_{BE} (C_{BE} + C_{BC})} \right|$$

Essendo che $|z| \gg |p| \rightarrow$ si presenta prima il polo, che provoca un'attenuazione del guadagno.

La pulsazione del polo definisce anche la banda passante, e per questo viene anche detta

$$\omega_B = |p| = \frac{1}{r_{BE} (C_{BE} + C_{BC})}$$

Nella banda passante si ha $|A_{I_{CC}}| = \text{cost}$ e si possono trascurare gli effetti reattivi giungendo ad un comportamento quasi-stazionario $\rightarrow$ funzioni di rete indipendenti da f fino a $f_B = \frac{\omega_B}{2\pi}$.

Si definisce anche la pulsazione di cut-off ω_T , ossia quella per la quale si ha $|A_{I_{CC}}| = 1$.

Per il relativo calcolo si trascura l'effetto dello zero e si ottiene:

$$A_{I_{CC}}(j\omega) \approx \frac{\beta_0}{1 + j \frac{\omega}{\omega_B}} \Rightarrow |A_{I_{CC}}(j\omega_T)| = 1 = \frac{\beta_0}{\sqrt{1 + \left(\frac{\omega_T}{\omega_B}\right)^2}}$$

$$\Downarrow$$

$$\omega_T \approx \beta_0 \omega_B = \frac{g_m}{C_{BE} + C_{BC}}$$

Detto prodotto banda-guadagno.

FUNZIONI DI RETE DEL MOSFET

La matrice ammettenza che si ottiene dal CEPS del MOSFET è:

$$\bar{Y} = \begin{bmatrix} y_i & y_r \\ y_f & y_o \end{bmatrix} = \begin{bmatrix} s(C_{GS} + C_{GD}) & -sC_{GD} \\ g_m - sC_{GD} & g_{DS} + sC_{GD} \end{bmatrix}$$

Il guadagno di corrente di cortocircuito è:

$$A_{I_{CC}} = \frac{y_f}{y_i} = \frac{g_m - sC_{GD}}{s(C_{GS} + C_{GD})} = g_m \frac{1 - s \frac{C_{GD}}{g_m}}{s(C_{GS} + C_{GD})}$$

Quindi un polo nell'origine ed uno zero ad alte f il quale, se si trascura l'effetto, porta ad avere:

$$A_{I_{CC}} \approx \frac{g_m}{s(C_{GS} + C_{GD})}$$

Il modulo per $s = j\omega$ risulta essere:

$$|A_{I_{CC}}(j\omega)| \approx \frac{g_m}{\omega(C_{GS} + C_{GD})}$$

La pulsazione di cut-off (o di taglio) si ha per $|A_{I_{CC}}(j\omega)| = 1$ e quindi $\omega_T = \frac{g_m}{C_{GS} + C_{GD}}$.

Si nota che $\omega_{T_{MOSFET}} \ll \omega_{T_{BJT}} \rightarrow$ BJT sono molto più veloci dei MOSFET.

Questo si somma al fatto che $\omega_{T_{MOSFET}}$ dipende dal punto di lavoro e quindi da $\sqrt{I_{DS0}}$, mentre $\omega_{T_{BJT}}$ no (dipende dalla larghezza della base e quindi dal reciproco di $\tau_F \rightarrow \tau_F \downarrow \Rightarrow \omega_T \uparrow \Rightarrow$ maggiore velocità).

GUADAGNO DI TENSIONE DELL'INVERTER CMOS

Il guadagno di tensione è definito come $A_V = \frac{dV_{OUT}}{dV_{IN}}$ e linearizzando si ha $A_V = \frac{v_{OUT}}{v_{IN}}$.

Per l'inverter CMOS, dal CEPS si ottiene che:

$$A_V = - \frac{g_{m_n} + g_{m_p}}{g_{DS_n} + g_{DS_p}}$$

Se poi ci si pone nella condizione di $V_{IN} = V_{LT} = V_{OUT}$ (entrambi i MOSFET in saturazione) si ottiene che:

$$A_V|_{V_{LT}} = - \frac{g_{m_n} + g_{m_p}}{g_{DS_n} + g_{DS_p}} \bigg|_{V_{LT}} = - \frac{2(2 + \lambda V_{DD})}{\lambda(V_{DD} - 2V_T)}$$

Con $V_{T_n} = V_{T_p}$, $\lambda_n = \lambda_p = \lambda$, $\beta_n = \beta_p = \beta$.

Se $\lambda = 0 \rightarrow A_V|_{V_{LT}} = \infty$.

AMPLIFICATORI ELEMENTARI

Per lo studio al piccolo segnale degli amplificatori elementari si seguono i seguenti step:

- 1) Calcolo del punto di lavoro Q dell'amplificatore
- 2) Linearizzazione del circuito e del CEPS
- 3) Calcolo dei parametri differenziali del CEPS
- 4) Estrazione della matrice descrittiva del CEPS
- 5) Calcolo delle funzioni di rete (se ci sono effetti reattivi in f tramite la TDL, sennò nel dominio del tempo):

- a. $A_V = \frac{V_{OUT}(s)}{V_{IN}(s)} = \frac{v_{OUT}(t)}{v_{IN}(t)} \rightarrow$ guadagno di tensione
- b. $A_I = \frac{I_{OUT}(s)}{I_{IN}(s)} = \frac{i_{OUT}(t)}{i_{IN}(t)} \rightarrow$ guadagno di corrente
- c. $Z_{IN} = \frac{V_{IN}(s)}{I_{IN}(s)} = \frac{v_{IN}(t)}{i_{IN}(t)} \rightarrow$ impedenza di ingresso
- d. $Z_{OUT} = \frac{V_{OUT}(s)}{I_{OUT}(s)} \bigg|_{s_{IN}=0} = \frac{v_{OUT}(t)}{i_{OUT}(t)} \bigg|_{s_{IN}=0} \rightarrow$ impedenza di uscita (calcolare col segnale di IN spento)

Gli amplificatori elementari con BJT sono i seguenti:

(GLI EFFETTI REATTIVI SONO SEMPRE STATI TRASCURATI $\rightarrow$ dominio t ; BJT npn sempre ipotizzato in zona attiva)

- BJT connesso a diodo
- Specchio di corrente a BJT npn (no effetto Early)
- BJT ad emettitore comune $\rightarrow$ essendo che Z_{IN} e Z_{OUT} non sono ideali si usa come buffer
- BJT a collettore comune $\rightarrow$ non è invertente, $A_V \approx 1$ e Z_{IN} e Z_{OUT} sono vicine a quelle ideali $\rightarrow$ buffer (particolare utilità se inserito prima e dopo un BJT E.C. ottenendo catena di amplificazione)
- BJT a base comune $\rightarrow$ molto simile al E.C., ma non invertente, funziona meglio ad altissime f perché ha maggiore banda passante

- BJT a Darlington → migliora i parametri differenziali e quindi le funzioni di rete
- BJT a doppio carico (D.C.) → unisce BJT E.C. e BJT C.C. e crea un amplificatore retro azionato
migliora Z_{IN}
cala A_V che però può essere indipendente dal BJT
la retroazione tramite R_E conferisce maggiore stabilità al punto di lavoro Q
- Carico attivo → si usa per svincolare le funzioni di rete dal punto di lavoro del sistema;
E' estremamente utile perché prendendo in considerazione un BJT ad E.C., un carico troppo oneroso farebbe calare A_V ;
Un esempio è un generatore di corrente che si realizza tramite uno specchio di corrente a BJT pnp che vede al collettore del BJT dal lato del carico un BJT npn;

L'impatto di un carico a valle di un amplificatore fa sì che il punto di lavoro venga modificato e così anche le funzioni di rete.

Essendo che è impossibile ricalcolare Q per ogni possibile carico, si introducono dei **condensatori di disaccoppiamento** che lo rendono molto più stabile.

Questi condensatori hanno solitamente valori di capacità molto alti in modo da rendere la loro impedenza trascurabile (rispetto al carico) già a bassissime frequenze.

Ciò fa sì che, in banda passante, la capacità di disaccoppiamento sia un cortocircuito, mentre quelle del BJT siano un circuito aperto.

L'unico caso per il quale gli effetti reattivi e le capacità di disaccoppiamento sono rilevanti è per il calcolo delle frequenze di taglio (che risultano essere 2, una ad alta pulsazione ω_H ed una a bassa pulsazione ω_L) che determinano la banda passante dell'amplificatore (che è quindi un passa banda poiché la capacità limita il guadagno a basse frequenze).

Oltre alle capacità di disaccoppiamento si introducono anche le capacità di by-pass che sono utili ad alte f poiché cortocircuitano le resistenze poste in parallelo ad esse.

Gli amplificatori elementari con MOSFET sono i seguenti:

(GLI EFFETTI REATTIVI SONO SEMPRE STATI TRASCURATI → dominio t ; $V_{SB} = 0$)

- MOSFET a Source comune → in saturazione prestazioni simili al BJT ad E.C., ma $Z_{IN} \uparrow$ e $g_m \downarrow$
- MOSFET a Drain comune → in saturazione prestazioni simili al BJT ad C.C., ma $Z_{IN} = \infty$ (BENE) e $g_m \downarrow$
- MOSFET a Gate comune → in saturazione prestazioni simili al BJT ad E.C., ma non invertente, Z_{IN} bassa

INVERTER CMOS:

E' la porta logica più semplice che si possa realizzare ed è composta da un n-MOSFET e da un p-MOSFET.

Se

- p-MOSFET conduce (n-MOSFET OFF) → 1 logico
- n-MOSFET conduce (p-MOSFET OFF) → 0 logico

PORTE LOGICHE A CMOS

Lo schema di connessione può essere generalizzato ad ogni funzione logica $F(I_1, I_2, \dots, I_n)$ come segue:

- 1) rete di pull-up (PU) → connette l'uscita a tensione di alimentazione ed è responsabile di generare $F = 1$
- 2) rete di pull-down (PD) → connette l'uscita a tensione di massa ed è responsabile di generare $F = 0$

PU e PD devono essere complementari e quindi si usano p-MOSFET per realizzare la rete di PU, mentre gli n-MOSFET per realizzare quella di PD.

Queste porte logiche sono dette statiche poiché il comportamento statico del circuito ne determina il funzionamento.

Quindi nelle porte a CMOS:

- PU realizzato con p-MOSFET
- PD realizzato con n-MOSFET
- gli ingressi pilotano solo i Gate dei MOSFET
- MOSFET visti come interruttori:
 - o n-MOSFET ON se pilotato da un 1 logico e $V_{DS} = 0 V$
 - o n-MOSFET OFF se pilotato da uno 0 logico
 - o p-MOSFET ON se pilotato da un 0 logico
 - o p-MOSFET OFF se pilotato da uno 1 logico e $V_{SD} = 0 V$
- la serie di MOSFET implementa un prodotto booleano
- il parallelo di MOSFET implementa una somma booleana
- il PU deve generare $F = 1$ ed è quindi:

$$PU(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_n) = F(I_1, I_2, \dots, I_n)$$

- il PD deve generare $F = 0$ ed è quindi:

$$PD(I_1, I_2, \dots, I_n) = \overline{F(I_1, I_2, \dots, I_n)}$$

Dalle funzioni di PU e di PD si ottiene che $\overline{PD(I_1, I_2, \dots, I_n)} = PU(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_n)$.

PU e PD sono quindi duali tra loro: nell'implementazione questo si traduce col fatto che un parallelo diventa una serie e viceversa, ma questo non porta sempre alla rete minima o ad una rete dove PU e PD sono duali tra loro.

La **sintesi** è l'implementazione di funzioni logiche con un circuito digitale.

L'**analisi** di una porta logica è l'estrazione della relativa funzione logica.

Proprietà generali porte CMOS:

$$\left. \begin{array}{l} PU = ON \Rightarrow PD = OFF \\ PD = ON \Rightarrow PU = OFF \end{array} \right\} \rightarrow V_{OH} = V_{DD} \text{ e } V_{OL} = 0 \text{ V in condizioni statiche e consumo di potenza nullo}$$

Una funzione F con N ingressi richiede almeno $2N$ transistor.

Essendo che le commutazioni in transitorio dipendono dalle capacità in gioco e dalle conducibilità di PU e di PD, la complessità dello studio di queste reti sarebbe eccessivamente complesso.

Per semplificarlo, si trasformano PU e PD in due **transistor equivalenti** che vengono quindi a formare un inverter equivalente per il quale valgono tutte le equazioni calcolate per l'inverter normale (tempo di propagazione, consumo di potenza, ...).

Il dimensionamento del transistor equivalente (**dimensionamento equivalente**) dipende dai dimensionamenti e dalla topologia di PU e PD originali.

Ovviamente il **transistor equivalente** deve rispettare tutte le relazioni che valgono per il MOSFET normale.

- **Parallelo di MOSFET:**

Ingressi: A, B

Tensioni: alimentazione $V_D = V_{D1} = V_{D2}$, massa $V_S = V_{S1} = V_{S2}$

Corrente totale della porta: $I = I_{DS1} + I_{DS2}$

Con n-MOSFET con dimensionamenti S_1 ed S_2 :

- Caso 1: $A = 0, B = 1 \rightarrow T_1 \text{ OFF}, T_2 \text{ ON} \rightarrow$ caso banale con un solo transistor
- Caso 2: $A = 1, B = 0 \rightarrow T_1 \text{ ON}, T_2 \text{ OFF} \rightarrow$ caso banale con un solo transistor
- Caso 3: $A = 1, B = 1 \rightarrow T_1 \text{ ON}, T_2 \text{ ON} \rightarrow$ 2 transistor in parallelo con stesse V_G, V_D, V_S

Espandendo le equazioni delle correnti I_{DS1} ed I_{DS2} si ottiene che il dimensionamento equivalente nel caso 3 (quello di maggior interesse) è:

$$S_{eq} = S_1 + S_2$$

- **Serie di MOSFET:**

Ingressi: A, B

Tensioni: alimentazione $V_D = V_{D2}$, massa $V_S = V_{S1}$, $V_x = V_{S2} = V_{D1}$

Corrente totale della porta: $I = I_{DS1} = I_{DS2}$

Con n-MOSFET con dimensionamenti S_1 ed S_2 (T_1 collegato a massa, T_2 ad alimentazione):

- Caso 1: $A = 0, B = 1 \rightarrow T_2 \text{ OFF}, T_1 \text{ ON} \rightarrow$ caso banale con la serie spenta
- Caso 2: $A = 1, B = 0 \rightarrow T_2 \text{ ON}, T_1 \text{ OFF} \rightarrow$ caso banale con la serie spenta
- Caso 3: $A = 1, B = 1 \rightarrow T_2 \text{ ON}, T_1 \text{ ON} \rightarrow$ 2 transistor in serie con stesse $V_G = V_{G1} = V_{G2}, V_B$

Espandendo le equazioni delle correnti I_{DS1} ed I_{DS2} ed ipotizzando $\lambda = 0, \gamma = 0$ ($V_{Tn} = |V_{Tp}|$), si ottiene che il dimensionamento equivalente nel caso 3 (quello di maggior interesse) è:

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2}$$

T_1 è sempre in regione triodo se T_2 ON ed il dimensionamento equivalente non cambia sia per T_2 in saturazione, sia per T_2 in triodo.

Prestazioni dinamiche porte CMOS:

In una porta generica, anche se coi transistor equivalenti per PU e per PD, la carica e la scarica del nodo di uscita seguono percorsi differenti.

Tra tutti deve essere garantito quello di caso peggiore, sia per il transitorio di carica della capacità di carico C_L , sia per quello di scarica:

- PORTA NOR:

o SCARICA C_L :

Il caso peggiore è quando C_L si scarica su un solo n-MOSFET (nella rete di PD).

Il tempo di discesa è identico a quello dell'inverter:

$$t_{fNOR} = \frac{2C_L}{\beta'_n S_{nNOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Dove S_{nNOR} è il dimensionamento dell'n-MOSFET.

o CARICA C_L :

Il caso peggiore è quando C_L si carica tramite i due p-MOSFET in serie (nella rete di PU). Considerando identici i due p-MOSFET aventi entrambi dimensionamento S_{pNOR} :

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} = \frac{S_{pNOR}}{2}$$

Si definisce il dimensionamento relativo tra n-MOSFET e p-MOSFET nella porta NOR come:

$$\alpha_{NOR} := \frac{S_{pNOR}}{S_{nNOR}}$$

Si ottiene:

$$t_{rNOR} = \frac{2C_L}{\beta'_p S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{\beta'_p S_{pNOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{\beta'_p \alpha_{NOR} S_{nNOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Volendo $t_{fNOR} = t_{rNOR}$ si ha:

$$\frac{1}{\beta'_n} = \frac{2}{\beta'_p \alpha_{NOR}}$$

⇓

$$\alpha_{NOR} = 2 \frac{\beta'_n}{\beta'_p} = 2\varepsilon$$

Volendo $t_{f_{NOR}} = t_{r_{NOR}} = t_{INV}$ (in modo che la NOR abbia lo stesso ritardo dell'inverter):

$$\begin{cases} S_{n_{NOR}} = S_{INV} \\ S_{p_{NOR}} = 2\varepsilon S_{INV} \\ \alpha_{NOR} = 2\varepsilon \end{cases}$$

Il calcolo di C_{IN} deve tenere conto che ogni ingresso vede un n-MOSFET ed un p-MOSFET:

$$C_{IN} = S_{n_{NOR}}(1 + 2\varepsilon)C_{M1}$$

Per l'occupazione per unità d'area si ha:

$$A = 2W_n L_{MIN} + 2W_p L_{MIN} = 2L_{MIN}^2 (S_{n_{NOR}} + S_{p_{NOR}}) = 2L_{MIN}^2 S_{n_{NOR}}(1 + 2\varepsilon)$$

↓

$$A_{\bullet_{NOR}} = \frac{A}{L_{MIN}^2} = S_{n_{NOR}}(2 + 4\varepsilon)$$

Per una generica NOR ad N ingressi si ha:

$$\begin{cases} \alpha_{NOR} = N\varepsilon \\ C_{IN} = S_{n_{NOR}}(1 + N\varepsilon)C_{M1} \\ A_{\bullet_{NOR}} = S_{n_{NOR}}(N + N^2\varepsilon) \end{cases}$$

- PORTA NAND:

o CARICA C_L :

Il caso peggiore è quando C_L si carica tramite un solo p-MOSFET (nella rete di PU).

Si definisce il dimensionamento relativo tra n-MOSFET e p-MOSFET nella porta NAND come:

$$\alpha_{NAND} := \frac{S_{p_{NAND}}}{S_{n_{NAND}}}$$

Il tempo di salita è identico a quello dell'inverter:

$$t_{r_{NAND}} = \frac{2C_L}{\beta_p' S_{p_{NAND}} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{2C_L}{\beta_p' \alpha_{NAND} S_{n_{NAND}} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Dove $S_{n_{NAND}}, S_{p_{NAND}}$ sono i dimensionamenti di n-MOSFET e p-MOSFET.

o SCARICA C_L :

Il caso peggiore è quando C_L si scarica tramite i due n-MOSFET in serie (nella rete di PD).

Considerando identici i due n-MOSFET in serie aventi entrambi dimensionamento $S_{n_{NAND}}$:

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} = \frac{S_{n_{NAND}}}{2}$$

Si ottiene:

$$t_{f_{NAND}} = \frac{2C_L}{\beta_n' S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{\beta_n' S_{n_{NAND}} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Volendo $t_{f_{NAND}} = t_{r_{NAND}}$ si ha:

$$\frac{2}{\beta'_n} = \frac{1}{\beta'_p \alpha_{NOR}}$$

↓

$$\alpha_{NAND} = \frac{\beta'_n}{2\beta'_p} = \frac{\varepsilon}{2}$$

Volendo $t_{f_{NAND}} = t_{r_{NAND}} = t_{INV}$ (in modo che la NAND abbia lo stesso ritardo dell'inverter):

$$\begin{cases} S_{n_{NAND}} = 2S_{INV} \\ S_{p_{NAND}} = \varepsilon S_{INV} \\ \alpha_{NAND} = \frac{\varepsilon}{2} \end{cases}$$

Il calcolo di C_{IN} deve tenere conto che ogni ingresso vede un n-MOSFET ed un p-MOSFET:

$$C_{IN} = S_{n_{NAND}} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$

Per l'occupazione per unità d'area si ha:

$$A = 2W_n L_{MIN} + 2W_p L_{MIN} = 2L_{MIN}^2 (S_{n_{NAND}} + S_{p_{NAND}}) = 2L_{MIN}^2 S_{n_{NAND}} \left(1 + \frac{\varepsilon}{2}\right)$$

↓

$$A_{\bullet_{NAND}} = \frac{A}{L_{MIN}^2} = S_{n_{NAND}} (2 + \varepsilon)$$

Per una generica NAND ad N ingressi si ha:

$$\begin{cases} \alpha_{NAND} = \frac{\varepsilon}{N} \\ C_{IN} = S_{n_{NAND}} \left(1 + \frac{\varepsilon}{N}\right) C_{M1} \\ A_{\bullet_{NAND}} = S_{n_{NAND}} (N + \varepsilon) \end{cases}$$

La porta NAND i p-MOSFET e gli n-MOSFET sono più simili in termini di area. Questo rende più simili anche le reti di PU e di PD poiché la scarsa conducibilità dei p-MOSFET è compensata dal fatto che gli n-MOSFET sono in serie e, quindi, conducono di meno.

A parità di prestazioni dinamiche (imposte uguali a quelle dell'inverter), è preferibile una NAND perché occupa meno area.

Tutti questi ragionamenti sono stati fatti NON considerando l'EMLC, l'effetto Body ed il self-loading (quest'ultimo rende validi questi risultati solo se la capacità a valle della porta che si considera è più grande rispetto a quelle dei MOSFET).

Effetto del self-loading nelle porte CMOS:

Quando non si riesce a far scaricare totalmente C_L in tempo si verifica l'effetto del self-loading.

Per tenerne conto bisogna valutare tutti i contributi capacitivi sul nodo di uscita della porta logica.

Essendo che la porta NAND è la più appetibile per l'occupazione di area a parità di prestazioni dinamiche, si considera una porta NAND ad m ingressi che pilota k porte logiche a valle:

$$\begin{aligned} FAN_{IN} &= m \\ FAN_{OUT} &= k \end{aligned}$$

$$\begin{aligned} C_W &= \text{cost} \\ C_{IN_{valle}} &\text{ uguale per tutte le porte a valle} \end{aligned}$$

Si ipotizza una transizione $0 \rightarrow 1$ istantanea di tutti gli ingressi della NAND e quindi l'uscita commuta $1 \rightarrow 0$:

- Tutti i MOSFET direttamente collegati all'uscita vedono prima della commutazione dell'ingresso

$$V_{GD_{pre}} = 0 - V_{DD} = -V_{DD}$$

E, subito dopo la commutazione dell'ingresso e dell'uscita, vedono

$$V_{GD_{post}} = V_{DD} - 0 = V_{DD}$$

Quindi il salto di tensione da prima a dopo le commutazioni è $V_{GD_{TOT}} = V_{GD_{post}} - V_{GD_{pre}} = 2V_{DD}$

- Le capacità C_{GD} di questi MOSFET vedono un salto di tensione di $2V_{DD}$ che è paragonabile al caricare una capacità doppia $2C_{GD}$ a V_{DD}

La capacità sul nodo di uscita ha come contributi:

- Le $k C_{IN_{valle}}$ delle porte logiche a valle
- Dalla capacità di interconnessione C_W
- Da un n-MOSFET (vedere struttura NAND per capire perché)
- Dagli m p-MOSFET (vedere struttura NAND per capire perché)

Quindi:

$$C_L = kC_{IN_{valle}} + C_W + W_n \left[2C_{GS_0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_s C_{J_0} \right] + mW_p \left[2C_{GS_0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_s C_{J_0} \right]$$

$$R_{DD} = 1 - \frac{V_T}{V_{DD}}, \quad S_n = \frac{W_n}{L_{MIN}}, \quad S_p = \frac{W_p}{L_{MIN}} = \alpha_{NAND} S_n$$

↓

$$C_L = kC_{IN_{valle}} + C_W + S_n(1 + m\alpha_{NAND})C_{p1}$$

$$C_{p1} = L_{MIN} \left[2C_{GS_0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_s C_{J_0} \right]$$

Dove C_{p1} è la capacità sul nodo di OUT dovuta ad un transistor ad area minima ($W = L = L_{MIN}$).

Trovata la capacità di carico dalla NAND, si passa alla valutazione di $t_{f_{NAND}}$ considerando gli m n-MOSFET messi in serie (rete di PD).

Questa serie ha $S_{eq} = \frac{1}{\frac{1}{S_n} + \frac{1}{S_n} + \dots + \frac{1}{S_n}} = \frac{1}{\frac{m}{S_n}} = \frac{S_n}{m}$.

$$t_{f_{NAND}} = \frac{2C_L}{\beta'_n S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{2mC_L}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{2F\left(\frac{V_T}{V_{DD}}\right)m}{\beta'_n V_{DD} S_n} [kC_{IN_{valle}} + C_W + S_n(1 + m\alpha_{NAND})C_{p1}]$$

⇓

$$t_{f_{NAND}} = \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta_n' V_{DD}} \left[\frac{m}{S_n} (kC_{IN_{valle}} + C_W) + m(1 + m\alpha_{NAND})C_{p1} \right]$$

Dove:

- $\frac{m}{S_n} (kC_{IN_{valle}} + C_W) \rightarrow$ effetto del carico che dipende quindi dal $FAN_{OUT}(k)$
- $m(1 + m\alpha_{NAND})C_{p1} \rightarrow$ effetto del self-loading dovuto al FAN_{IN} e non dal dimensionamento S_n

Ricordando che per la porta NAND vale $\alpha_{NAND} = \frac{\varepsilon}{m} \rightarrow$ il self-loading dipende linearmente dal FAN_{IN}

Sono stati trascurati gli effetti reattivi degli $m - 1$ n-MOSFET della rete di PD che rendono maggiore il ritardo e che crescono di numero in base ad m e di valore in base ad S_n .

Riduzione del ritardo delle porte CMOS:

Si è visto che se il FAN_{IN} è alto, è alto anche il ritardo ed il self-loading (che dipende dal quadrato del FAN_{IN}) domina.

Per ridurre il ritardo ci sono 4 metodi:

1) Dimensionamento progressivo:

Si pensi ad una rete di PD composta da una serie di n-MOSFET da T_1 (collegato a massa) a T_q (collegato al nodo di OUT).

Ognuno di essi vede una capacità sul suo nodo di uscita che deve caricare e scaricare (da C_1 a $C_q = C_L$).

Il problema è che su T_1 scorre la corrente di scarica di tutte le capacità di carico e rappresenta quindi il collo di bottiglia della rete.

Il problema si risolve usando un dimensionamento maggiore in modo che possa transitare più corrente:

$$S_1 > S_2 > \dots > S_q$$

2) Ordinamento dei segnali di ingresso:

Spesse volte si può individuare il percorso critico che stabilisce il tempo di ritardo di caso peggiore e che è relativo all'ingresso che è più lento a commutare.

Questo segnale verrà connesso al MOSFET più vicino all'uscita e mai a quello che rappresenta il collo di bottiglia.

Facendo riferimento alla rete del **Dimensionamento progressivo** ed ipotizzando che il segnale lento sia quello in ingresso a T_q , si ha che la scarica di tutte le capacità può cominciare prima rispetto alla sola C_L (unica capacità che deve per forza scaricarsi attraverso T_q).

3) Strutturazione su più livelli di logica:

L'obiettivo di questo metodo è AVERE SEMPRE $FAN_{IN} \leq 4$.

Se la porta logica presa in considerazione ha tanti ingressi, la si divide in più porte che si connettono ad altri livelli in modo da ottenere la stessa funzione logica, ma attraverso più "strati".

4) Separazione tra grandi FAN_{IN} e grandi C_L :

Se si è in presenza di una C_L elevata, è possibile che si voglia ridurre il ritardo dovuto al carico aumentando le dimensioni della porta logica a monte aumentando tanto il ritardo dovuto al self-loading e quindi al FAN_{IN} .

In queste condizioni ($C_L \gg C_{IN}$) si tende quindi a separare la porta logica dal carico tramite l'ausilio di buffer.

Consumo di potenza delle porte CMOS:

La potenza statica è nulla, ma quella dinamica dipende dalle commutazioni.

Per l'inverter vale:

$$P_{din} = C_L V_{DD}^2 f_{0 \rightarrow 1}$$

Dove $f_{0 \rightarrow 1}$ è la frequenza media delle transizioni $0 \rightarrow 1$ sul nodo di OUT.

Per l'inverter però si ha $f_{IN} = f_{0 \rightarrow 1}$ e quindi si ha:

$$P_{din} = C_L V_{DD}^2 f_{IN}$$

Per una porta logica generica la frequenza di lavoro del circuito è dettata dalla **frequenza di clock** f_{CK} e si ha:

$$f_{0 \rightarrow 1} = f_{CK} P_{0 \rightarrow 1}$$

Dove $P_{0 \rightarrow 1}$ è detta **switching activity** (probabilità che ci sia una commutazione $0 \rightarrow 1$ sul nodo di OUT).

Per calcolarla:

$$P_{0 \rightarrow 1} = P_0 P_1 = (1 - P_1) P_1 = P_0 (1 - P_0)$$

Dove P_0 e P_1 sono le probabilità di avere uno 0 o un 1 in OUT e dipendono dalla funzione logica implementata.

Nel caso in cui la probabilità di avere in ingresso un 1 o uno 0 non sia uguale, bisogna calcolare i valori di P_0 e P_1 in base alla funzione logica implementata assumendo gli ingressi come incorrelati (per esempio, si possono avere le probabilità di avere un 1 all'ingresso A ed all'ingresso B definite come P_A e P_B e poi calcolare P_0 e P_1).

Per una generica porta logica con n ingressi si hanno 2^n possibili combinazioni di ingressi (supposti incorrelati!). Detti N_0 ed N_1 il numero di 0 e di 1 in OUT nella tabella di verità.

Ipotizzando la probabilità di avere, per gli ingressi, una probabilità di uguale di essere 0 o 1, si ha:

$$P_1 = \frac{N_1}{2^n}, \quad P_0 = \frac{N_0}{2^n} = 1 - P_1 = 1 - \frac{N_1}{2^n}$$

↓

$$P_{0 \rightarrow 1} = P_0 P_1 = \frac{N_0 N_1}{2^{2n}}$$

Pilotaggio di grandi capacità con porte CMOS:

Le capacità di carico collegate al nodo di OUT aumentano il tempo di ritardo ed influenzano le performance.

Preso in considerazione un inverter CMOS che pilota una capacità di carico C_L (si trascura il self-loading), si ha:

$$C_{IN} = S_n(1 + \alpha)C_{M1}$$

Considerato $\alpha = \frac{S_p}{S_n} = \varepsilon = \frac{\beta'_n}{\beta'_p} \rightarrow \beta_n = \beta_p \rightarrow t_r = t_f$:

$$t_p = \frac{2C_L}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{IN}} \frac{2C_{IN}}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{IN}} \frac{2(1 + \alpha)C_{M1}}{\beta'_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

↓

$$t_p = X t_{p0}$$

$$X := \frac{C_L}{C_{IN}}$$

$$t_{p0} = \frac{2(1 + \alpha)C_{M1}}{\beta'_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Dove:

- t_{p0} è il tempo di propagazione di un inverter caricato da un inverter identico
- $X = 1000 \div 10000$ se l'inverter è connesso ad una lunga catena di interconnessione o ad un pin di OUT del circuito integrato

Per far sì che X cali deve essere inserito un buffer, ma il t_p totale dipende dal dimensionamento di quest'ultimo.

Per capire quanto debba essere grande, si considerano quindi 2 inverter in cascata a formare un buffer:

- Il 1° inverter è ipotizzato ad area minima $\rightarrow C_{IN} = S_n(1 + \alpha)C_{M1} = (1 + \varepsilon)C_{M1}$
- Il 2° inverter ha dimensionamento del n-MOSFET pari ad S ed ha come capacità di ingresso C_{IN2}

Quindi:

$$C_{IN2} = S_n(1 + \alpha)C_{M1} = S(1 + \varepsilon)C_{M1} = S C_{IN} = C_{L1}$$

↓

$$S = \frac{C_{IN2}}{C_{IN}}$$

Si approssima il ritardo come la somma dei ritardi dei singoli inverter:

$$t_p = t_{p1} + t_{p2} = \frac{C_{L1}}{C_{IN}} t_{p0} + \frac{C_L}{C_{IN2}} t_{p0} = \frac{C_{IN2}}{C_{IN}} t_{p0} + \frac{C_L}{C_{IN2}} t_{p0} = \left(\frac{C_{IN2}}{C_{IN}} + \frac{C_L}{C_{IN2}}\right) t_{p0} = \left(S + \frac{C_L}{C_{IN2}} \frac{C_{IN}}{C_{IN}}\right) t_{p0} = \left(S + \frac{X}{S}\right) t_{p0}$$

↓

$$t_p = \left(S + \frac{X}{S}\right) t_{p0}$$

Se S cresce si ha un aumento di t_p dovuto all'aumento di C_{IN2} , ma c'è anche una diminuzione di t_p dovuta al fatto che aumenta la corrente di carica e scarica su C_L .

Per calcolare S_{opt} si pone:

$$\frac{\partial t_p}{\partial S} = t_{p_0} \left(1 - \frac{X}{S^2} \right) = 0$$

↓

$$S_{opt} = \sqrt{X}$$

↓

$$t_{p_{opt}} = 2t_{p_0}\sqrt{X} = 2t_{p_0}\sqrt{\frac{C_L}{C_{IN}}}$$

Avendo inserito il buffer si è ottenuto che $t_p \propto \sqrt{X}$ anziché $t_p \propto X$ (come nel caso senza buffer).

Si inserisce il buffer se $X > 4$, ma se $X \gg 4$ si possono inserire più buffer.

Per capire quanti buffer inserire in base ad X si comincia inserendo $N - 1$ buffer tra il primo inverter e C_L .

Si pone $\frac{C_{Li}}{C_{INi}} = \frac{C_{i+1}}{C_i} = \frac{S_{i+1}}{S_i} = U = \text{cost}$ e quindi:

$$t_{p_i} = \frac{C_{i+1}}{C_i} t_{p_0} = U t_{p_0}, \quad i = 1, 2, \dots, N - 1$$

Tutti i t_{p_i} sono uguali ed il tempo di ritardo dell'ultimo buffer è:

$$t_{p_N} = \frac{C_L}{C_N} t_{p_0} = \frac{C_L}{U^{N-1} C_1} t_{p_0}$$

Dato che tutti i t_{p_i} sono uguali, il caso ottimo si ha se $t_{p_i} = t_{p_N}$:

$$U t_{p_0} = \frac{C_L}{U^{N-1} C_1} t_{p_0} \Rightarrow U = \frac{C_L}{U^{N-1} C_1} \Rightarrow U^N = \frac{C_L}{C_1} = X$$

Da cui segue che:

$$N_{opt} = \frac{\ln(X)}{\ln(U)}$$

↓

$$t_p = \sum_i^{N_{opt}} t_{p_i} = N_{opt} U t_{p_0} = \frac{\ln(X)}{\ln(U)} U t_{p_0}$$

Per calcolare U_{opt} si pone:

$$\frac{\partial t_p}{\partial U} = t_{p_0} \left(\frac{\ln(X)}{\ln(U)} - \frac{\ln(X)}{U \ln^2(U)} U \right) = 0$$

↓

$$U_{opt} = e$$

$$N_{opt} = \ln(X)$$

$$t_{p_{opt}} = \ln\left(\frac{C_L}{C_{IN}}\right) t_{p_0} e$$

Essendo $U \in \mathbb{N} \Rightarrow U_{opt} = 3$.

TECNOLOGIE CIRCUITALI ALTERNATIVE AL CMOS

1) LOGICHE A RAPPORTO (RTL, TTL):

- 1 transistor per ogni ingresso
- BJT o MOSFET
- presenza solo di PU o solo di PD
- consumo potenza statico non nullo

2) LOGICHE STATICHE CMOS:

- basate su n-MOSFET e p-MOSFET
- PU e PD complementari
- consumo potenza statico nullo
- molti transistor (N ingressi $\rightarrow 2N$ transistor)
- elevati $t_p \rightarrow$ comportamento dinamico limitato

3) LOGICHE ALTERNATIVE ALLE PORTE LOGICHE CMOS:

a. Logiche a PASS-TRANSISTOR (P.T.)

- transistor visto come interruttore
- segnale passa attraverso il MOSFET (non è collegato al Gate)
- minore numero di MOSFET

b. Logiche dinamiche CMOS

- minore numero di MOSFET
- consumo potenza statico nullo
- nell'elaborazione del segnale si presentano 2 fasi distinte
 - fase di PRECARICA / PRESCARICA
 - fase di VALUTAZIONE DELL'INGRESSO

LOGICHE A PASS-TRANSISTOR (P.T.):

Alcuni ingressi pilotano i Gate e fungono come da enable, ma queste logiche si presentano come una rete di interruttori con in aggiunta un buffer.

Si deve stare molto attenti a non creare competizioni sui nodi di OUT poiché verrà raggiunto dal segnale che determinerà il valore di F .

Per realizzare una XOR, una NAND o una NOR bastano 4 MOSFET anziché gli 8 della logica CMOS.

Nel caso sia presente un solo P.T. (n-MOSFET), il nodo di uscita (nodo x) è caratterizzato dalla presenza di una C_x :

- Se il valore dell'ingresso A e della tensione sul nodo x è la stessa, non succede nulla
- Se $A = 0\text{ V}$ e $V_x = V_{DD} \rightarrow$ transitorio di scarica attraverso il MOSFET
- Se $A = V_{DD}$ e $V_x = 0\text{ V} \rightarrow$ transitorio di carica attraverso il MOSFET, ma C_x si carica fino a $V_x = V_{DD} - V_T$
Si dice che è stato trasmesso un 1 *debole*

Questo caso fa capire due cose:

- 1) Minore immunità ai disturbi
- 2) Se si considera l'effetto body, si nota che a lungo andare V_T cresce (perché cambia V_S !!!), facendo diminuire ancora di più V_x e si rischia di mandare un segnale troppo debole all'inverter dove il p-MOSFET si accende, facendo sì che ci sia un consumo statico di potenza!

Nel caso in cui l'unico P.T. sia un p-MOSFET, si ha il passaggio di uno 0 *debole*.

La soluzione è quella di usare i **pass-transistor complementari** dove per ogni segnale ci sono un n-MOSFET ed un p-MOSFET che possono quindi far passare, rispettivamente, uno 0 *forte* ed un 1 *forte*.

Tempi di commutazione nei P.T. complementari:

Bisogna usare un approccio approssimativo poiché il calcolo sarebbe troppo complicato.

Si prende di riferimento il P.T. complementare appena studiato e si nota che per entrambi i transistori di carica e scarica si hanno sempre 3 fasi.

Quindi se $A = B = V_{DD}$ (A è l'ingresso, B è il segnale di controllo) si ha n-MOSFET e p-MOSFET:

- 1) saturo – saturo
- 2) saturo – triodo
- 3) off – triodo

E' di interesse la fase 2 dove $|V_{T_{p0}}| < V_x \leq V_{DD} - V_{T_n}(V_x)$:

$$C_x \frac{dV_x}{dt} = \beta_p \left[(V_{GS_p} - V_{T_p}) V_{DS_p} - \frac{V_{DS_p}^2}{2} \right] + \frac{\beta_n}{2} (V_{GS_n} - V_{T_n})^2 \\ = \beta_p \left[(-V_{DD} - V_{T_{p0}}) (V_x - V_{DD}) - \frac{(V_x - V_{DD})^2}{2} \right] + \frac{\beta_n}{2} (V_{DD} - V_x - V_{T_n}(V_x))^2$$

Essendo un'equazione troppo complicata, si attua una soluzione alternativa.

Si sostituisce il P.T. con una **RESISTENZA EQUIVALENTE** indipendente dalle tensioni dei nodi A ed x .

Quindi si ha $V_A = V_{DD}$ e sulla R_{eq} scorrono $I_p + I_n$:

$$R_{eq} = \frac{V_{DD} - V_x}{I_p + I_n}$$

Essendo che non dipende troppo da V_x si può considerare $R_{eq} \approx \text{cost.}$

Nel caso $V_x = 0$, si pone $\lambda = 0$, si hanno entrambi i MOSFET saturi:

$$R_{eq}(V_x = 0) = \frac{V_{DD}}{I_p + I_n} = \frac{V_{DD}}{\frac{\beta_n}{2} (V_{GS_n} - V_{T_{n0}})^2 + \frac{\beta_p}{2} (V_{GS_p} - V_{T_{p0}})^2}$$

$$R_{eq} = \frac{2V_{DD}}{\beta_n (V_{DD} - V_{Tn0})^2 + \beta_p (V_{DD} - |V_{Tp0}|)^2}$$

Quindi, essendoci un circuito RC, il transitorio di carica diventa:

$$V_x = V_{DD} \left(1 - e^{-\frac{t}{R_{eq}C_x}} \right)$$

$$t_{rx} = \ln(10) R_{eq} C_x \approx 2,3 R_{eq} C_x$$

Per P.T. in serie, si usa sempre l'approccio approssimativo tramite sostituzione del P.T. con R_{eq} (solitamente uguale per tutti).

Essendo che anche la capacità C vista a valle di ogni P.T. è la medesima per tutti, si ottiene una rete di RC distribuite per la quale si usa la formula di Elmore:

$$\tau_n = \sum_{i=1}^n \left(C_i \sum_{j=1}^i R_j \right) = R_{eq} C \sum_{i=1}^n i = R_{eq} C \frac{n(n-1)}{2} \propto n^2$$

$$t_p = t_{rx} \approx 2,3 \tau_n$$

Dimensionamento dei P.T. complementari:

Per un P.T. si ha che $R_{eq} \propto \frac{1}{W}$ e $C \propto W \rightarrow R_{eq} C \approx \text{cost.}$

Dato che $\tau_n = R_{eq} C \frac{n(n-1)}{2} \rightarrow \tau_n$ è indipendente dal dimensionamento e si sceglie quindi quello minimo

$$S_n = 1, \quad S_p = \varepsilon$$

Da cui si ha $t_f = t_r$.

La dipendenza si presenta nel numero di P.T. e per evitare $t_p \approx 2,3 \tau_n$ troppo elevati si spezzano le catene troppo lunghe inserendo dei buffer.

Se si volesse spezzare una catena di n transistor in serie e dividerli in m blocchi ci sarebbero $\frac{n}{m}$ blocchi da m transistor l'uno con l'aggiunta di $\frac{n}{m} - 1$ buffer.

Si ha:

$$\tau_m = R_{eq} C \frac{m(m-1)}{2}$$

$$t_p \approx 2,3 \tau_m \frac{n}{m} + \left(\frac{n}{m} - 1 \right) T_{buffer} = 2,3 R_{eq} C \frac{n(m-1)}{2} + \left(\frac{n}{m} - 1 \right) T_{buffer}$$

$$\frac{\partial t_p}{\partial m} = 2,3 R_{eq} C \frac{n}{2} - \frac{n}{m^2} T_{buffer} = 0$$

$$m_{opt} = \sqrt{\frac{2T_{buf}}{2,3 R_{eq} C}}$$

Solitamente si ha $m_{opt} = 3$.

Svantaggi dei P.T. complementari:

L'utilizzo di P.T. complementari, anziché quelli normali, prevede un aumento importante del numero di transistor (che comunque rimane sotto a quello delle logiche CMOS).

Oltre a questo si ha il problema del dover avere tutti i segnali anche negati ed il fatto che aumentano le capacità e quindi la potenza dinamica.

Una soluzione può essere il TRANSISTOR DI RIPRISTINO, ossia un transistor p-MOSFET (per esempio) che ha il Gate collegato all'uscita dell'inverter (il cui ingresso è connesso al nodo x).

Si ha quindi un solo n-MOSFET ed un solo p-MOSFET (ulteriormente all'inverter) per una NAND.

Si risolvono i problemi dei segnali negati e del numero di transistor presenti.

Il problema non si pone durante la carica di C_x poiché il p-MOSFET connesso a V_{DD} fa sì che la capacità si carichi anche quando n-MOSFET è spento (1 *forte*).

Si pone quando C_x deve scaricarsi perché il p-MOSFET si oppone alla scarica, rallentandola e rendendo necessario che n-MOSFET sia più conduttivo, aumentandone il dimensionamento e di conseguenza il valore di C_x che aumenta a sua volta la potenza spesa.

LOGICHE DINAMICHE CMOS:

Come detto, si distinguono le fasi di precarica / prescarica e di valutazione dell'ingresso, ma per poterlo fare è necessario un **segnale di controllo** che detti quando queste fasi iniziano e finiscono: il segnale di CLOCK.

La funzione logica è definita solamente dal PD o dal PU ed è implementata nella stessa maniera con cui lo era nella logiche statiche CMOS.

Se la funzione è implementata tramite un PD si parla di *blocco ϕ_n* , se con un PU di *blocco ϕ_p* .

Con N ingressi ci sono in totale $N + 2$ MOSFET.

Il segnale di clock determina:

- $\phi = 0$ → fase di precarica per il *blocco ϕ_n*
→ fase di valutazione per il *blocco ϕ_p*
- $\phi = 1$ → fase di valutazione per il *blocco ϕ_n*
→ fase di prescarica per il *blocco ϕ_p*

Un lato positivo è che non c'è mai un percorso conduttivo tra V_{DD} e massa → potenza statica nulla, nessuna I_{CC}

Per il *blocco ϕ_n* , quando $\phi = 0$, C_L si carica fino a valore di V_{DD} (→ $F = 1$) e poi, nella fase di valutazione con $\phi = 1$, se il PD è attivo, si ha $F = 0$, altrimenti F rimane al valore di V_{DD} .

Questo processo viene ripetuto ogni ciclo di clock ed è estremamente importante che gli ingressi siano costanti nella fase di valutazione!!!

Ulteriori caratteristiche:

- $V_{OH} = V_{DD}$ e $V_{OL} = 0 V$
- minore immunità ai disturbi quando il nodo di OUT è isolato (quando *blocco ϕ_n* e $F = 1$ il nodo non ha modo di rimanere fisso al potenziale a cui è e quindi si scarica).
I margini di rumore sono: $NM_H = V_{DD} - V_{Tn}$ per $F = 1$ e $NM_L = V_{Tn}$ per $F = 0$ → $NM_H > NM_L$

Per il calcolo dei tempi di ritardo si fa la somma tra i tempi delle due fasi.

Nel caso di *blocco* ϕ_n si ha:

- tempo di precarica che è uguale a t_r di un inverter
- tempo di valutazione che dipende dal valore di F
 - o se $F = 1 \rightarrow t_r = 0$ (C_L è già carico)
 - o se $F = 0 \rightarrow t_f$ si calcola come nelle logiche statiche CMOS col dimensionamento equivalente

Il tempo di precarica / prescarica, per quanto piccolo possa essere, è comunque tempo che può essere usato per eseguire altre operazioni.

La diminuzione del numero di MOSFET fa sì che $C_{IN} \downarrow \rightarrow$ meno self-loading $\rightarrow$ logiche dinamiche più veloci!!!

La potenza statica non c'è così come quella di cortocircuito, però rimane quella dinamica:

$$P_{din} = C_L V_{DD}^2 f_{CK} P_{0 \rightarrow 1}, \quad P_{0 \rightarrow 1} = P_0 P_1$$

Nel caso di *blocco* ϕ_n si ha che la precarica porta sempre $F = 1 \rightarrow P_1 = 1 \rightarrow P_{din} = C_L V_{DD}^2 f_{CK} P_0$

Essendo $P_0 = \frac{N_0}{2^n}$ con n ingressi, si ha che la potenza dinamica delle logiche dinamiche è molto più alta rispetto a quella delle logiche statiche.

Logiche domino:

Un *blocco* ϕ_n può accettare in ingresso commutazioni lente $0 \rightarrow 1$ che inducono solo un t_p maggiore.

Un *blocco* ϕ_n fornisce in uscita commutazioni $1 \rightarrow 0$ che NON possono essere ingresso di un *blocco* ϕ_n .

Un *blocco* ϕ_p può accettare in ingresso commutazioni lente $1 \rightarrow 0$ che inducono solo un t_p maggiore.

Un *blocco* ϕ_p fornisce in uscita commutazioni $0 \rightarrow 1$ che NON possono essere ingresso di un *blocco* ϕ_p .

Per ovviare al problema si creano catene dette logiche domino che consistono nell'alternare un *blocco* ϕ_n ed un *blocco* ϕ_p in modo da non avere problemi con gli ingressi.

Questo porta con sé lo svantaggio di dover avere due segnali di clock (normale e negato) poiché la valutazione deve avvenire nello stesso lasso temporale per tutti i blocchi.

Nel caso in cui non si voglia alternare, si può inserire un inverter tra blocchi dello stesso tipo, ma aumentando t_p .